【正文】 (2)最快的存取速度高達(dá) 55ns， CMOS工藝，具有 100000次寫入／擦寫壽命。 (1)支持單電源操作，可分為滿負(fù)荷電壓供電 (～ )和電壓范圍可調(diào) 節(jié) (～ )供電兩種方式。芯片的基本存儲(chǔ)單元都是按照陣列排列的，它的數(shù)據(jù)位寬和整 個(gè)存儲(chǔ)器的位寬相同， 同時(shí)支持多種讀寫模式；所有的輸入信號(hào)均以時(shí)鐘的上升 沿為基準(zhǔn)，這使得地址、控制和數(shù)據(jù)輸入到緩沖器的時(shí)間可保持一致且建立和保 持的時(shí)間很小；該器件使用完全流水線型內(nèi)部結(jié)構(gòu)；另外，它還具有突發(fā)長(zhǎng)度可 編程、延遲可編程等優(yōu)點(diǎn)。 Bank 地址線 BA控制 Bank之間的選擇， SDRAM的行、列地址線貫穿所有的 Bank，每個(gè) Bank 的數(shù)據(jù)位寬同整個(gè)存儲(chǔ)器的相同。同步技術(shù)利用系統(tǒng)時(shí)鐘每個(gè)時(shí)鐘周期的 I/O事件來精確控制。表 是針對(duì)不同雙極性模擬輸入的配置實(shí)例。圖 電路中使用了 2 個(gè)運(yùn)放， A2 用作跟隨器，用來緩沖 ADS8364 輸出的 基準(zhǔn)電壓； A1 和四個(gè)電阻構(gòu)成了信號(hào)調(diào)理網(wǎng)絡(luò)，適當(dāng)配置 R1~R4 電 阻可以實(shí)現(xiàn)對(duì)輸入信號(hào) Vi 的縮放和平移，以適合 ADS8364 模擬通道的輸入要求。其接線圖見圖 。調(diào)理電路電路圖見圖 。 ADS8364 接線圖見圖 。當(dāng)外部時(shí)鐘采用 5MHz 時(shí) ， ADS8364 的轉(zhuǎn)換時(shí)間是 ，對(duì)應(yīng)的采集時(shí)間是 。在正常操作時(shí)， REFOUT 與 REFIN 連接可以為 ADS8364 提供 + 的參考電壓。 ADS8364 取樣 /保持模塊，即使以最大吞吐率工作，它的輸入帶寬大于 ADC 的奈奎斯特頻 率。轉(zhuǎn)換結(jié)果被存入輸出寄存器后引腳 EOC 的輸出將保持半個(gè)時(shí)鐘 周期的低電平。使 ADS8364 的 HOLDX 保持至少 20ns 的低電平， 轉(zhuǎn)換開始。三個(gè)保持信號(hào)同時(shí)被選通時(shí)，轉(zhuǎn)換結(jié) 果保存在六個(gè)寄存器中，對(duì)于每一個(gè)讀操作 ADS8364 輸出十六位數(shù)據(jù)，地址 /模 式信號(hào)（ A0,A1,A2）可以選擇如何從 ADS8364 讀取數(shù)據(jù)。 ADS8364 的六個(gè)十六位 ADC 可以成對(duì)的同時(shí)工作。 圖 ADS8364 接線圖 六個(gè)模擬輸入分為三組（ A,B 和 C）每個(gè)輸入端有一個(gè) ADCs 和保持信號(hào)用 來保證幾個(gè)通道能同時(shí)進(jìn)行采樣和轉(zhuǎn)換。采 用 +5V 工作電壓， 80dB 共模抑制的全差分輸入通道，還包括六個(gè) 4us 連續(xù)近似 的模數(shù)轉(zhuǎn)換器，六個(gè)差分采樣放大器，帶 REFIN 和 REFOUT 引腳的內(nèi)部 + 參考 電壓。對(duì)測(cè)量放大電路的 基本要求如下： （ 1）輸入阻抗應(yīng)與傳感器輸出阻抗相匹配； （ 2）一定的放大倍數(shù)和穩(wěn)定的增益； （ 3）低噪聲； （ 4）低的輸入失調(diào)電壓和輸入失調(diào)電流以及低的漂移； （ 5）足夠的帶寬和轉(zhuǎn)換速率（無畸變的放大瞬態(tài)信號(hào)）； （ 6）高輸入共模范圍（如達(dá)幾百伏）和高共模抑制比； （ 7）可調(diào)的閉環(huán)增益； 21 基于 Linux 操作系統(tǒng)的嵌入式數(shù)據(jù)采集模塊設(shè)計(jì)與實(shí)現(xiàn) （ 8）線性好、精度高； （ 9）成本低。傳感器的輸出信號(hào)一般都很微弱，需要有信號(hào)調(diào)節(jié)與轉(zhuǎn)換電 路將其放大或變換為容易傳輸、處理、記錄和顯示的形式。因此，傳感器成 為感知、獲取與檢測(cè)信息的窗口，一切可惜研究與自動(dòng)化生產(chǎn)過程要獲取的信息， 都要通過傳感器獲取并通過它轉(zhuǎn)換為容易傳輸與處理的電信號(hào)。 傳感器測(cè)量電路 人類社會(huì)已進(jìn)入信息時(shí)代，人們的社會(huì)活動(dòng)主要依靠對(duì)信息資源的開發(fā)及獲 取、傳輸與處理。在用 FPGA 設(shè)計(jì)的算法軟件和控制 軟件中，增加一些用于測(cè)試的電路或測(cè)試信號(hào)； （ 2）電路印制板上引出一些關(guān)鍵的測(cè)試點(diǎn)：如電源、系 統(tǒng)時(shí)鐘、同步脈沖、 工作狀態(tài)控制信號(hào)、中斷申請(qǐng)和中斷響應(yīng)及中斷結(jié)束標(biāo)志信號(hào)、地址總線、控制 總線和數(shù)據(jù)總線等； （ 3）編寫測(cè)試程序軟件，產(chǎn)生測(cè)試報(bào)告。可測(cè)試 設(shè)計(jì)就是為了使電路故障檢測(cè)和故障定位變得更為容易。 VLSI 技術(shù)雖然提供了把電路的全部 和大部分集成在一片集成電路芯片內(nèi)的可能性，但要使每一片含有上萬個(gè)、甚至 數(shù)十萬個(gè)門的芯片、由許多這樣的芯片組成的印制電路板以及由若干電路板構(gòu)成 的數(shù)字電子設(shè)備都永遠(yuǎn)不出現(xiàn)任何物理缺陷是不可能的。首先是電源和地引腳，應(yīng)該 在每個(gè)電源上都加上濾波電容 , 以消除干擾；其次是一些不用的特殊引腳 ,如 /READY、 /HOLD 以及一些中斷引腳 , 應(yīng)該加上拉電阻拉至高電平。 （ 8）特殊引腳的處理。所謂 watchdog 是一種芯片，處理機(jī)必須定時(shí)對(duì) 它進(jìn)行訪問，否則它就會(huì)產(chǎn)生復(fù)位脈沖，使系統(tǒng)復(fù)位。 （ 6）電路板制作采用多層板技術(shù)，信號(hào)層之間用地層隔離，減少信號(hào)層相 互之間的干擾。 （ 4）接地充分可靠，有利于系統(tǒng)工作穩(wěn)定和系統(tǒng)散熱。 （ 3）遠(yuǎn)距離傳輸高速數(shù)字信號(hào)用屏蔽雙絞線。 可靠性設(shè)計(jì) 可靠性設(shè)計(jì)包括硬件可靠性和軟件可靠性，在這只簡(jiǎn)要講述提高硬件可靠性 的一些措施： （ 1）盡可能使用表貼封裝的元器件。 這些都有利于系統(tǒng)功耗的降低。 低功耗設(shè)計(jì) 為了盡可能的降低整個(gè)信號(hào)處理系統(tǒng)的功耗，主要采取了以下幾方面的措 施： （ 1）整個(gè)信號(hào)處理系統(tǒng)硬件制作時(shí)，盡可能的選用低電壓、低功耗器件。在電路板制作時(shí)，選 19 基于 Linux 操作系統(tǒng)的嵌入式數(shù)據(jù)采集模塊設(shè)計(jì)與實(shí)現(xiàn) 用先進(jìn)的 EDA 軟件 DXDesigner－ Expedition PCB（ Mentor Graphics 2020），該 軟件能仿真高速數(shù)字電路的信號(hào)完整性和電磁兼容性。處理機(jī)硬 件系統(tǒng)的設(shè)計(jì)進(jìn)入到高速領(lǐng)域，安培定律下的電路模型不再適用，電阻電容的高 頻寄生參數(shù)不能被忽略， PCB 導(dǎo)線會(huì)產(chǎn)生傳輸線效應(yīng)，因此在研制處理機(jī)硬件系 統(tǒng)時(shí)應(yīng)充分應(yīng)用高速信號(hào)處理技術(shù)來保證系統(tǒng)的性能。 AT91RM9200 芯 片的開發(fā)板 AT91RM9200DK 也隨之提供，國(guó)內(nèi)也有很多公司生產(chǎn)類似的開發(fā)板。 AT91RM9200 芯片集成了 USB 端口以及 10/100M 以太網(wǎng)端口，以滿足通訊產(chǎn) 品的要求。 AT91RM9200 芯片基于 ARM9 結(jié)構(gòu)，為 32 位 RISC 處理器，運(yùn)算速度高于 200 MIPS。 （ 2）時(shí)鐘： 50MHz； （ 3）內(nèi)部存儲(chǔ)器： 288Kbit； （ 4）邏輯單元（ CLB）： 896 個(gè)； （ 5）片內(nèi)內(nèi)嵌定點(diǎn)乘法個(gè)數(shù)： 16 個(gè)； （ 6）多電源供電： 、 、 供電； （ 7）芯片型號(hào)： XC3S400； （ 8）電源類型： V核 ： + 輔助電源： + VI / O ： + 5． ARM芯片 （ 1）功能：實(shí)現(xiàn)與 PC 機(jī)通信 （ 2）芯片選型：該系統(tǒng)中，選用 Atmel 公司的基于 ARM9 核的 AT91RM9200 來實(shí)現(xiàn)，該器件有對(duì)應(yīng)的工業(yè)級(jí)產(chǎn)品。 （ 6）電源類型： 17 基于 Linux 操作系統(tǒng)的嵌入式數(shù)據(jù)采集模塊設(shè)計(jì)與實(shí)現(xiàn) 數(shù)字電源： +、 +5V 模擬電源： +5V （ 7）時(shí)鐘：最高 5M 4． FPGA芯片 （ 1）功能： FPGA 芯片主要實(shí)現(xiàn)三個(gè)基本功能。 （ 3）芯片型號(hào)：程控放大器用 AD526，程控低通濾波用 MAX293； OP07（射 級(jí)跟隨器，緩沖輸出）；用 89C52 實(shí)現(xiàn)與 ARM 通信并設(shè)置程控放大倍數(shù)、程控濾 波參數(shù)。 針對(duì)以上性能指標(biāo)，對(duì)系統(tǒng)所使用芯片進(jìn)行選型。 （ 1） A/D 轉(zhuǎn)換分辨率： 16 位； （ 2）單通道采樣速度設(shè)定： ≤40KHZ ； （ 3）通道數(shù)量： ≤24 ； （ 4）程控增益倍數(shù)： 16 任選； n 8192； （ 6）濾波頻率： 1HZ～ 10KHZ 任選； （ 7）傳感器接口參數(shù)： ① 電壓信號(hào)測(cè)量范圍： 177。 SSC 的可編程高電平及兩個(gè) 32 位專用 PDC 通道，可在沒有處 理器干涉的情況下進(jìn)行連續(xù)的高速率數(shù)據(jù)傳輸。每個(gè)發(fā)送器及接收器有 三個(gè)接口：針對(duì)數(shù)據(jù)的 TD/RD 信號(hào)、針對(duì)時(shí)鐘的 TK/RK 信號(hào)及針對(duì)幀同步的 TF/RF 信號(hào)。它包括： 1個(gè) 32位存儲(chǔ)器指針寄存器、 1個(gè) 16位傳輸計(jì)數(shù)寄存器、 1個(gè) 32位寄存器作下個(gè)存儲(chǔ)器指針、 1個(gè) 16位寄存器作一個(gè)傳輸計(jì)數(shù)。 PDC通道是成對(duì)構(gòu)建的，每對(duì)對(duì)應(yīng)一個(gè)指定的外設(shè)，通道中一個(gè)負(fù)責(zé)接收、另一 個(gè)負(fù)責(zé)發(fā)送，外設(shè)使用發(fā)送與接收信號(hào)觸發(fā) PDC傳輸。 7．外設(shè)數(shù)據(jù)控制器和同步 串行控制器 （ 1）外設(shè)數(shù)據(jù)控制器 PDC PDC在諸如 UART、 USART、 SSC、 SPI、 MC等片上串行外設(shè)與片內(nèi)、片外存儲(chǔ)器 間傳輸數(shù)據(jù)，使用 PDC能避免處理器干涉并刪除處理器中斷處理開銷。 （ 3）兩線接口 TWI TWI由一根時(shí)鐘線及一根傳輸速度達(dá)到 40OKb/s的數(shù)據(jù)線組成，以字節(jié)為單位 進(jìn)行傳輸，它適用于任何的 Atmel兩線總線串行 EEPROM中。每個(gè) I/O線均有一個(gè)與 32位寬用戶接口的 32位寄存器相關(guān)的 位序號(hào)。數(shù)據(jù)通過 16位或 32位數(shù)據(jù)總線進(jìn)行傳輸，地址總線高達(dá) 26位， 8個(gè) 芯片選擇 (NCS[7:0])和在不同外部存儲(chǔ)控制器間復(fù)用的多個(gè)控制引腳進(jìn)行。靜態(tài)存儲(chǔ)器、 SDRAM及 Burst Flash控制器均可作為 EBI上的外部存儲(chǔ)控制 器，這些外部存儲(chǔ)控制器可以處理多種類型的外部存儲(chǔ)器以及外部設(shè)備，如 SRAM, PROM, EPROM, EEPROM， Flash， SDRAM及 Burst Flash. EBI通過集成電路支持 Compact Flash與 Smart Media協(xié)議從而極大的降低了對(duì)外部組件的需求。 15 基于 Linux 操作系統(tǒng)的嵌入式數(shù)據(jù)采集模塊設(shè)計(jì)與實(shí)現(xiàn) 在 LINUX 里面 request_irq 所需要的中斷向量號(hào)，也就是上圖中左邊一行的 數(shù)值，這個(gè)在 ARMLINUX 內(nèi)核中有定義，見附錄 F。此軟件能檢查任何其它未處 理的中斷，并能相應(yīng)地調(diào)度它們。任何其它未處理的中斷都將以相同 的方法被服務(wù)。 8 級(jí)優(yōu)先級(jí)控制器驅(qū)動(dòng)處理器正常中斷、處理中斷源 1到 31的優(yōu)先級(jí)、高優(yōu)先級(jí)中 斷可在低優(yōu)先級(jí)中斷服務(wù)期間先行服務(wù)?？焖購?qiáng) 制特性可改變內(nèi)部或外部中斷源 提供一個(gè)快速中斷。內(nèi)部中斷源可編程為電平敏感或邊沿觸發(fā)。 AIC輸入可以是內(nèi)部外設(shè)中斷或來自器件引腳的外部中斷。它的設(shè)計(jì)充分降低了軟件與實(shí)時(shí)開銷內(nèi)部 與外部中斷處理。 SDRAMC中斷（更新錯(cuò)誤通知）與存儲(chǔ)控制器連接，該中斷可與其它系統(tǒng)外設(shè)中斷 相或，最終作為系統(tǒng)中斷源提供給 AIC（高級(jí)中斷控制器）。 SDRAM控制器支持對(duì)一 個(gè)位置脈沖長(zhǎng)度的讀或?qū)?，它不支持脈沖的字節(jié)讀 /寫或脈沖的半字寫。支持的頁范圍從 2048到 8192,列數(shù)由 256 到 2048。它還提供外部等待請(qǐng)求 能力。 SMC可 編程地址達(dá) 512M字節(jié)，它有 8個(gè)片選及一個(gè) 26位地址總線， 16位數(shù)據(jù)總線能配置 14 碩士學(xué)位論文 與 8位或 16位外部器件連接，獨(dú)立的讀寫控制信號(hào)允許存儲(chǔ)器與外設(shè)直接連接。每個(gè)外設(shè)擁有 256 或者 512 字節(jié)。 其中又有兩部分： Internal Memeories 和 Peripherals，內(nèi)部分布見圖 。 13 基于 Linux 操作系統(tǒng)的嵌入式數(shù)據(jù)采集模塊設(shè)計(jì)與實(shí)現(xiàn) 圖 外部存儲(chǔ)地址空間映射 存儲(chǔ)控制器通過地址譯碼器來對(duì) 32位地址總線的最高 4位進(jìn)行譯碼并定義 11 個(gè)獨(dú)立區(qū)域。不同的主機(jī)優(yōu)先級(jí)可以相同，若兩個(gè)有相同優(yōu)先級(jí)的主機(jī)請(qǐng)求出現(xiàn)， 總線判決器將使用如下的缺省優(yōu)先級(jí)來決定誰先服務(wù) :主機(jī) 0，主機(jī) 1，主機(jī) 2，主 機(jī) 3。它還可通過一個(gè)異常中止?fàn)顟B(tài)與 一個(gè)失調(diào)檢波器來幫助應(yīng)用程序調(diào)試。 圖 時(shí)鐘發(fā)生器框圖 4．存儲(chǔ)控制器、靜態(tài)存儲(chǔ)控制器和 SDRAM控制器 （ 1）存儲(chǔ)控制器 存儲(chǔ)控制器 (MC)管理 ASB總線并最多達(dá) 4個(gè)主機(jī)的訪問控制。 PLLB主要是給 USB 提供時(shí)鐘源的，一旦要啟用 USB，則必須配置 PLLB,它將提供 96M二分頻或 48M的時(shí) 鐘給 USB HOST和 USB DEVICE。 主時(shí)鐘主要給 PLLA和 PLLB提供輸入時(shí)鐘源。其中 SLK為系統(tǒng)常駐時(shí)鐘，如果用戶不去配置時(shí) 鐘管理，則系統(tǒng)將以 SLK()工作。 NTRST控制引 腳對(duì)選定的 TAP控制器初始化，復(fù)位時(shí)的 TAP控制器是由最后后有效的 NRST中 JTAGSEL引腳提供的初始邏輯狀態(tài)決定的。當(dāng)微控制器的 NRST輸入插入，處理 器立