【正文】 傳統(tǒng)的液位控制系統(tǒng)會(huì)損耗大量的人力，尤其是在工廠中最為明顯，同時(shí)傳統(tǒng)的液位控制也存在著隱在的危險(xiǎn)，尤其是在夜間值班人員的疏忽導(dǎo)致對(duì)液位儀表數(shù)值的獲取不夠及時(shí)或不夠準(zhǔn)確等都會(huì)造成不必要的損失。 充電時(shí)電阻選擇情況與 RS的數(shù)值有關(guān)。 選 DS（值為 01）用單個(gè)二極管使 涓流充電 ，此時(shí) TCS為 1010；選 DS（值為 10）用兩個(gè)二極管禁止涓流充電，此時(shí) TCS為其他值。 時(shí)鐘在十二小時(shí)振蕩器運(yùn)作（第七位值為 0）；振蕩器不運(yùn)作時(shí)為二十四小時(shí)（第七位值為 1）。數(shù)據(jù)輸送到通信串行緩沖區(qū)（ SBUF）中等到傳輸完畢， E被清除并恢復(fù)到獲取主機(jī)信息的狀態(tài) 。調(diào)節(jié)變量（ E）初值通過(guò)半雙工的方式進(jìn)行通訊，并最終得到輸出狀態(tài)或進(jìn)行復(fù)位功能的運(yùn)作。 控制通信協(xié)議表 4。沒(méi)有奇偶位檢驗(yàn) 設(shè)置 。0x3c 調(diào)用相應(yīng)子程序 是 否 模 /數(shù)轉(zhuǎn)換 獲取液位值 開(kāi)始 實(shí)時(shí)液位≥極高液位值 則電機(jī)運(yùn)作 停止電機(jī) 指令 實(shí)時(shí)液位≤極低液位值 則電機(jī)停止 返回 運(yùn)作電機(jī) 指令 是 否 是 否 大連海洋大學(xué)本科畢業(yè)論文（設(shè)計(jì)） 第四章 軟件設(shè)計(jì) 27 當(dāng)通信模塊使用四千八比特每秒時(shí)，沒(méi)有發(fā)生檢測(cè)是一個(gè)高頻率事件，該值低會(huì)降低輸送速度 。 圖 19 液位檢測(cè)圖 為了使電腦主機(jī)與通訊設(shè)備之間構(gòu)建通信橋梁，該協(xié)議作為一個(gè)便捷的通信方式使用。 鍵盤程序入口 Key_value=P3amp。 較少按鈕在系統(tǒng)中被使用，使用單獨(dú)式的鍵盤，這是由一個(gè)單一的電纜端口占用每個(gè)鍵。 它的特點(diǎn)是一個(gè)下降沿鎖存輸入信號(hào) ALE到達(dá)，所以第一控制管腳較高位置時(shí)，延時(shí)多個(gè)周期（時(shí)鐘）期望穩(wěn)定信號(hào)，運(yùn)作完成后由 P0端輸送該數(shù)值，也推遲預(yù)期對(duì)應(yīng)信號(hào)（時(shí)鐘周期）直至不再波動(dòng)，控制管腳制定低電位，屏幕生產(chǎn)數(shù)據(jù)。兩個(gè)狀態(tài)能夠添加適當(dāng)?shù)难舆t，用來(lái)達(dá)到一百納秒的 ADC0804轉(zhuǎn)換時(shí)間。 可變控制轉(zhuǎn)換元件（模 /數(shù)）有兩種（ ADWR和 ADRD） 。 表 2 數(shù)值初始化表 各模塊的軟件設(shè)計(jì) 在系統(tǒng)調(diào)控過(guò)程顯示的數(shù)據(jù)為 BCD壓縮碼，這就需要對(duì)其輸送的數(shù)值進(jìn)行數(shù)模轉(zhuǎn)換，下表為相關(guān)數(shù)值。 C語(yǔ)言它保留了高級(jí)語(yǔ)言的許多功能 ， C編寫目標(biāo)系統(tǒng)程序，將大幅削減研發(fā)時(shí)間，提高程序的可讀，有利于程序改動(dòng)與擴(kuò)填。 圖 17 主程序流程圖 開(kāi)始 初 始化 CPU 參數(shù)設(shè)定 是否按鍵 采樣 顯示液位 數(shù)據(jù)處理子程序 電機(jī)工作 按鍵 是 否 大連海洋大學(xué)本科畢業(yè)論文（設(shè)計(jì)） 第四章 軟件設(shè)計(jì) 24 基于 8051的微控制器共一百一十一條系統(tǒng)命令基本操作。二號(hào)管腳（ X1）與三號(hào)管腳 （ X2）為振蕩端口；串行時(shí)鐘輸入信號(hào)端為 SCLK。 圖 14 繼電器電路圖（部分） 預(yù)防因電力尖峰和高頻信號(hào)線造成的耦合，電源和芯片頂部或入口的底部噪聲連接了訪問(wèn)去耦容器，提高穩(wěn)定程度。 六號(hào)（ A）與七號(hào)（ B）管腳用于發(fā)送和接收差動(dòng)信號(hào)端子，通常這兩個(gè)管腳間需要加匹配 120Ω的電阻用作匹配 。當(dāng)輸送電位為高情況下，它能夠?qū)?shù)值狀態(tài)進(jìn)行輸送。半雙工模式通信 MAX485，不能發(fā)送并在 同一時(shí)間接收數(shù)據(jù)，只有利用二號(hào)（ /RE）管腳與三號(hào)（ DE）管腳電位的高低來(lái)調(diào)控發(fā)送與接收的狀態(tài)。 大連海洋大學(xué)本科畢業(yè)論文（設(shè)計(jì)） 第三章 硬件電路設(shè)計(jì) 20 依據(jù)上述分析，電路圖 11 如下： V c c20C L K R19D B 018D B 117D B 216D B 315D B 414D B 612D B 513D B 711CS1RD2WR3C L K I N4I N T R5V i n( + )6V i n( )7A G N D8V r e f9D G N D10A D C 0 804U9A D C 0 804R410kR61kR71kV C CR510kC4150pFA D _W RA D _R DV C CAD0AD1AD2AD3AD4AD5AD6AD712J P 2JPR810kV C CS2S W S P D T 圖 11 A/D 轉(zhuǎn)換電路 通訊電路設(shè)計(jì) MAX485電路制定相對(duì)便捷，其中引腳數(shù)八個(gè) 。 此外，阻抗式傳感元件作為調(diào)控系統(tǒng)一部分，該水平高液位值正比于阻值（測(cè)量液位元件），必須變成電壓變換器（模 /數(shù)）匹配阻抗電阻的通用數(shù) 據(jù)。 供電系統(tǒng)為直流五伏，兩個(gè)等值電阻用于分壓，能夠獲取參考電壓（約等 ）。因此可調(diào)節(jié) VREF /2電壓進(jìn)而改變輸送電壓的取值空間，其中零點(diǎn)不必調(diào)節(jié)。 引入端的設(shè)定分別由模擬地與數(shù)字地決定，為了預(yù)防寄生耦合現(xiàn)象造成的干預(yù)，應(yīng)用數(shù)字電路接通地進(jìn)而不干擾模擬回路信號(hào)。當(dāng)零伏為輸入電壓的最小值時(shí)負(fù) VIN將會(huì)和地相接通，正 VIN和輸送電壓端相接通。 WR從低跳躍 A / D轉(zhuǎn)換，八位連續(xù)的比較需要 8 8 = 64個(gè)時(shí)鐘周期，加上控制邏輯運(yùn)算，一個(gè)轉(zhuǎn)換至少要 66到 73個(gè)時(shí)鐘周期。如果在最后將一號(hào)、三號(hào)及五號(hào)鏈接在一起，對(duì)于 ADC0804就會(huì)處于自動(dòng)循環(huán)轉(zhuǎn)換的工作情況。時(shí)鐘電路允許的頻率為 100KHz? 1460KHZ。 典型應(yīng)用參數(shù)為 ： R =10KΩ， C = 150pF， f CLK≈640KHZ， 100μs的轉(zhuǎn)換速率。在管腳與和三調(diào)控早期信號(hào)進(jìn)行轉(zhuǎn)換（模 /數(shù)）運(yùn)行； 引腳一號(hào)和二號(hào)獲取轉(zhuǎn)換（模 /數(shù)）后并輸出，一三引腳同一事件內(nèi)都為低電位，八位并行二進(jìn)制數(shù)將會(huì)出現(xiàn)在鎖存器輸出數(shù)據(jù) DB零到七的每個(gè)端口上。 大連海洋大學(xué)本科畢業(yè)論文（設(shè)計(jì)） 第三章 硬件電路設(shè)計(jì) 18 圖 9 顯示電路圖 A/D 轉(zhuǎn)換單元設(shè)計(jì) 轉(zhuǎn)換（模 /數(shù)）在單片機(jī)調(diào)控模型中處于必不可少地地位，下圖 10為轉(zhuǎn)換元件管腳圖。共陽(yáng)極的數(shù)碼引腳與片 中九至十五號(hào)端口對(duì)應(yīng)相接。 在 74LS47三至五號(hào)管腳起到調(diào)控目的，起到檢測(cè)與調(diào)控脈沖的意義且都在低電位狀態(tài)下觸發(fā)，不將此功能應(yīng)用在本次課題中，所以三至五號(hào)接高電位。 圖 8 74LS27 74LS47 引腳圖 在 74LS273中復(fù)位引 腳為一號(hào)，當(dāng)其管腳處于低電位時(shí)該功能方能實(shí)現(xiàn)，此時(shí) Q0~Q7輸出端的輸出值都為零，也就是說(shuō)這些端口都被恢復(fù)到初始狀態(tài)。 74LS273具有觸發(fā)器（ 8個(gè)）為一個(gè) BCD共陽(yáng)極顯示驅(qū)動(dòng)器芯片的解碼器。 S3及 S4用于增加或減小單位數(shù)值， S2與 S5為警戒選擇模式和確定鍵。圖 7為按鍵電路。按任意鍵個(gè)體直接進(jìn)入輸入 /輸出端與單片機(jī)自身相連，單片機(jī)人機(jī)交互系統(tǒng)通過(guò)程序掃描的實(shí)現(xiàn)。 輸入與顯示設(shè)計(jì) 鍵盤是組成該調(diào)控模型的重要部分，可以完成將數(shù)據(jù)向調(diào)控模型輸送及命令派送等，作為微控制器人為操控首要方式。 大連海洋大學(xué)本科畢業(yè)論文（設(shè)計(jì)） 第三章 硬件電路設(shè)計(jì) 16 圖 6 存儲(chǔ)單元電路 D0~D7（總共 8 個(gè)）端口與 P0 相接，輸出提供的為八個(gè)低電位地址。 當(dāng) 74LS273 能夠充當(dāng)?shù)刂锋i存，當(dāng)閂鎖時(shí) 1 號(hào)引腳的銷必須被連接到高電位，反相 ALE連 11 管腳，對(duì)于低電位 1 號(hào)引腳 74LS373 確保啟用 11號(hào)與微控制器 ALE 構(gòu)成直接關(guān)系。的跳變?yōu)樨?fù)的情況下，輸入 D零至七端口的數(shù)據(jù)將會(huì)被鎖存到 Q0~Q7端口。 當(dāng) 74LS373OE電位為低的情況下，該元件將會(huì)應(yīng)用電位值為高的終端 C，輸出 Q零至七端口輸出狀態(tài)與 D1~D7端口的輸送相同的狀態(tài) 。 74LS373 作為最為廣泛使用芯片的地址鎖存器，其本質(zhì)具有三態(tài)緩沖器觸發(fā)器。接口片選 CS 為低電位生效 。 輸入 /輸出的零至七 號(hào)端口為八位三態(tài)數(shù)據(jù)雙向端口 。 如上所述 32KRAM 被選作用于存儲(chǔ) ，所以我們選擇了同 51 系列具有相同性能的隨機(jī)數(shù)據(jù)存儲(chǔ)器 62256。 P0上拉電阻在此口不被用作高電位 I/O時(shí)，在運(yùn)作時(shí)電路的上拉阻值應(yīng)選八萬(wàn)歐電阻。 AT89S52時(shí)鐘電路和復(fù)位電路設(shè)計(jì)圖 4： 圖 4 復(fù)位電路與時(shí)鐘電路 圖上 RST引腳微控制器能夠進(jìn)行上電復(fù)位和手動(dòng)功能的恢復(fù) 。 大連海洋大學(xué)本科畢業(yè)論文（設(shè)計(jì)） 第三章 硬件電路設(shè)計(jì) 14 振蕩 元件 反相放大器的輸 入與輸出分別為 XTAL一號(hào)與二號(hào)，同時(shí)一號(hào)也為內(nèi)部發(fā)生時(shí)鐘電路。當(dāng)編程閃存該引腳允許編程電壓 +12VPP，必須是該設(shè)備的編程電壓是 12VPP。應(yīng)當(dāng)指出的是：內(nèi)部 EA會(huì)因?yàn)?LB1端被編程而在恢復(fù)初始狀態(tài)下鎖定并記錄。 RST為恢復(fù)初始數(shù)值。應(yīng)當(dāng)指出無(wú)論何時(shí)存儲(chǔ)器訪問(wèn)外部數(shù)據(jù)都會(huì)略過(guò)單位脈沖 ALE。 P3端 管腳號(hào) 名稱 功能 0 RXD 串行輸入 1 TXD 串行輸出 2 INTO 外中斷 0 3 INTI 外中斷 1 4 TO 定時(shí) /計(jì)數(shù)器 0 5 TI 定時(shí) /計(jì)數(shù)器 1 6 WR 外部數(shù)據(jù)存儲(chǔ)器寫 （可 選 ） 7 RD 外部數(shù)據(jù)存儲(chǔ)器讀 （可 選 ） 表 1管腳的第二功能 ALE / PROG：外部存儲(chǔ)器存取程序或數(shù)據(jù)存儲(chǔ)器被訪問(wèn)， ALE（地址鎖存使能）脈沖輸出為低八位字節(jié)的鎖存地址。 P3端輸入值為一，此時(shí)能夠用作 I/O口使用。 P2端口輸送值為一時(shí)意味著該端接上拉電阻，即該端用作輸入功能使用。 同時(shí) P1各端口也具有另一類的功能。 P1端是八位雙向輸入 / 輸出口，由內(nèi)在結(jié)構(gòu)上拉電阻構(gòu)成，該口驅(qū)動(dòng)四個(gè)邏輯電平（ TTL）可由輸出緩沖器控制。當(dāng)程序校驗(yàn)情況下，此時(shí)字節(jié)指令將被輸出。以這種方式上拉電阻應(yīng)存在于 P0端內(nèi)。 從 P0送入“ 1”則該引腳為高輸入阻抗。 單片機(jī) AT89S52 的硬件設(shè)計(jì) 此圖為單片機(jī) AT89S52引腳圖 3。 該模塊使用 DS1302，該模塊用作顯示時(shí)間（如調(diào)控模型不需數(shù)據(jù)記錄可省略該模塊）。 時(shí)鐘模塊設(shè)計(jì)方案 由于調(diào)控芯片單片機(jī)自身能夠應(yīng)用時(shí)間功能，但是這將會(huì)給芯片本身增加運(yùn)作量，進(jìn)一大連海洋大學(xué)本科畢業(yè)論文（設(shè) 計(jì)） 第二章 系統(tǒng)的總體方案 11 步造成芯片運(yùn)作時(shí)間加長(zhǎng)運(yùn)作效率低。 鑒于以上特點(diǎn) ROM不應(yīng)選存儲(chǔ)實(shí)時(shí)數(shù)據(jù)，而 FLASH針對(duì)復(fù)雜的系統(tǒng)又不是相對(duì)完美，本設(shè)計(jì)采用 RAM存儲(chǔ)。 NOR的特征在于執(zhí)行芯片（ XIP中，代替執(zhí)行），以使應(yīng)用程序能夠立即運(yùn)用在閃速存儲(chǔ)器上，而無(wú)需讀取代碼，則系統(tǒng) RAM會(huì)自動(dòng)運(yùn)行。 NAND快閃存儲(chǔ)器加邏輯電子模塊結(jié)構(gòu)，內(nèi)部專用存儲(chǔ)控制器不存在，不良數(shù)據(jù)塊將無(wú)法修復(fù)，可靠性比 NOR閃存更糟。 這種器件不足之處在于較慢的讀取速率，比 NOR端口少得多只有八個(gè)輸入 /輸出口。 現(xiàn)今在市場(chǎng)中具有非易失性閃存技術(shù)占據(jù)主要地位的有兩大類分別為 NOR與 NAND。 ROM是指內(nèi)存的回收（存入一次，多次讀取），違背 RAM的特征。 RAM存儲(chǔ)的數(shù)據(jù)可以被刪除或根據(jù)需求進(jìn)行寫入送出，位置和速度存取存儲(chǔ)器單元是獨(dú)立的存 儲(chǔ)器。 AT89S52運(yùn)用自身的 256KB存儲(chǔ)器是不能夠滿足需求的，所以我們將要拓展數(shù)據(jù)存儲(chǔ)器。當(dāng)電平小于 B側(cè)，此時(shí)發(fā)送數(shù)值是 0。DE的邏輯值是一情況下，該裝置處在發(fā)送模式，該芯片基于在半雙工模式下運(yùn)作，使得 MCU僅可以調(diào)控上 述兩個(gè)管腳 。 此芯片和 PIN結(jié)構(gòu)非常簡(jiǎn)單，具體構(gòu)造由驅(qū)動(dòng)器與接收器組成。 大連海洋大學(xué)本科畢業(yè)論文（設(shè) 計(jì)） 第二章 系統(tǒng)的總體方案 10 MAX485接口 用 +5V電壓供電運(yùn)作，額定值是 300pF，應(yīng)用半雙工通信技術(shù)。 抗噪聲干擾 優(yōu)良 性 以及長(zhǎng)距 離傳送優(yōu)點(diǎn)，加之多站能力等特點(diǎn)讓 RS485接口成為串口接法。 RS485或 RS232連接到網(wǎng)絡(luò)的器件，應(yīng)用器件為兩個(gè)以上組數(shù)時(shí)，則須用 RS485作為網(wǎng)絡(luò)器件間的通信媒介，通過(guò)主設(shè)備的信息交換達(dá)到傳遞的目的，實(shí)現(xiàn)的主設(shè)備通常是一臺(tái) PC，網(wǎng)絡(luò)設(shè)備只可有一個(gè)主器件的存在 []。 智能器件和主機(jī)器件鏈接多用 RS48以太網(wǎng)、 RS232等進(jìn)行通信，這決定器件的接口是否統(tǒng)一。如果電纜容值減少將會(huì)加大通訊長(zhǎng)