【正文】 。 在 討論了復(fù)雜指令集計(jì)算機(jī)（ CISC）或是精簡(jiǎn)指令集計(jì)算機(jī)（ RISC）的性能之后，我們談到了一些先進(jìn)的概念，包括并行執(zhí)行單位，帶有流水線的微程序控制器組合，超流水線處理器，超標(biāo)量處理器，以及高性能的預(yù)測(cè)和投機(jī)技術(shù)。流水線的 CPU 都有數(shù)據(jù)和控制風(fēng)險(xiǎn)問(wèn)題能力。關(guān)于控制的微程序被模塊化以致在執(zhí)行關(guān)于指令的微程序中共享許多微型子路線?？刂莆⒊绦蛭挥诠獗P(pán) ROM中，以及一個(gè)多路復(fù)用器的組合和一個(gè)光盤(pán) ROM提供快速的指令解碼。 在這篇文章中，我們檢查了兩個(gè) CPU 的設(shè)計(jì)：復(fù)雜指令集計(jì)算機(jī)（ CISC）或是精簡(jiǎn)指令 集計(jì)算機(jī)（ RISC）。對(duì)注冊(cè)文檔最后的改變就是取代在帶有在線上他們輸入的開(kāi)放的集成電路和帶有在線上他們輸出的不變的 0值的文件中的存儲(chǔ)元素 R0。這個(gè)多路復(fù)用器是被第二位的 DST或是 SRC 控制的，取決于它們之間的一個(gè) 在任何一個(gè)微指令中的第一位一個(gè) 1，從而確保正確的第二位是用來(lái)確定注冊(cè)地址的。每個(gè)領(lǐng)域的第一個(gè)位是在微指令（ 0）中的登記地址和指令（ 0）中的登記地址之間進(jìn)行選擇的。 一個(gè)四倍的 2比 1的多路復(fù)用器附屬在兩個(gè)地址一個(gè)一個(gè)的輸入到注冊(cè)文件中，在來(lái)自微指令的地址和指令的地址之間進(jìn)行選擇。該登記冊(cè)檔案使用 B 地址的來(lái)源，以及A和 D處理的文件連接在一起，從而使其他來(lái)源和目的地使用同一個(gè)地址。為了完成這個(gè)目標(biāo)，我們通過(guò)增加圖 4所示的邏輯來(lái)修改登記檔案。為了解決這個(gè)問(wèn)題，首先，我們 提供了來(lái)自微指令的 4 位注冊(cè)地址，其次，選擇來(lái)自這些地址和微指令集的指令之間的微指令位。因此， R12 是源地址 SA， R13 是源數(shù)據(jù) SD,R14 是目的地地址 DA， R15 是目的地?cái)?shù)據(jù) DD。圖 3提供了一個(gè)帶有臨時(shí)登記屏蔽的擴(kuò)展注冊(cè)文件的地圖。為了滿足這個(gè)需要，我們擴(kuò)展了注冊(cè)文件從 9 登記到 8個(gè)登記， R0R7，對(duì)計(jì)算機(jī)程序員來(lái)說(shuō)是可見(jiàn)的。在新的微程序的架構(gòu)，有復(fù)雜的指示要跨越許多時(shí)鐘周期和執(zhí)行復(fù)雜的動(dòng)作。我們對(duì)待每個(gè)反復(fù)修改的數(shù)據(jù)路徑，都是以注冊(cè)文件為開(kāi)端的。 數(shù)據(jù)路徑組織 不是從頭開(kāi)始，我們將重新使用非流水線數(shù)據(jù)路徑被雇用在第 810 節(jié)里的微 程序控制器，并進(jìn)行修改。此外，有些的指示執(zhí)行復(fù)雜的行動(dòng)可被視為很可能會(huì)超過(guò)一個(gè)時(shí)鐘周期執(zhí)行的步驟的行動(dòng)。通過(guò)查看指令的格式，我們發(fā)現(xiàn)大部分指令可以從來(lái)自內(nèi)存的操作上進(jìn)行直接操作。同樣的動(dòng)作可以通過(guò)使用帶有顯示指令的適當(dāng)?shù)奶幚砟Ｊ絹?lái)實(shí)現(xiàn)。在第 9章里給出的大部分操作都被包括在指令集里。因此，注冊(cè)模式對(duì)分支指令是無(wú)效的。對(duì)切換來(lái)說(shuō)除了 S 領(lǐng)域和 SHA 領(lǐng)域，它的格式和 IR(15:14)=01 一樣的。此外，根據(jù) MODE 領(lǐng)域的內(nèi)容，第二個(gè) 10 指令字母 W是 一個(gè)地址或立即操作，有可能存在，也有可能不存在。如果 S等于 1 那么目的地使用處理方式，且來(lái)源是注冊(cè)的。其中一個(gè)地址，無(wú)論是來(lái)源或目的地，都使用處理模式。 如果 IR(15:14) 等于 10，然后有兩個(gè)地址被用來(lái)正確的指令。因?yàn)檫\(yùn)算或處理是來(lái)自注冊(cè)。否則，如果第三位等于 0 的，間接處理就不適用，而如果等于 1 ，間接處理就適用。 MODE 的第三位明確是否地址是通過(guò)這些被用作間接處理的模式而形成。 圖 2給出了指定通過(guò) MODE 領(lǐng)域的處理方式。因此， SAH 領(lǐng)域 和 S領(lǐng)域是一個(gè)完整的 16 位運(yùn)算，但它們的值只有 015 是有意義的。但是，切換指令要求有一個(gè)切換數(shù)額來(lái)只是到底切換多少位。單處理可能會(huì)涉及 DST 格式里的注冊(cè)地址，所以 DST領(lǐng)域也會(huì)被引出。 如果 IR 是（ 15： 14）是 01，指令有一個(gè)操作，且是數(shù)據(jù)傳輸或數(shù)據(jù)操作指令。正如圖2(b)顯示的，只 有 OPCODE 領(lǐng)域的是需要的。 9 圖 2 OPCODE 的前兩位， IR（ 15： 14），確定了一些明確的操作和格式領(lǐng)域的如何使用。最后兩個(gè)領(lǐng)域是 SRC 和DST，分別是 3位的來(lái)源登記和目的地登記領(lǐng)域。首先， OPCODE 是指定的操作。 圖 1 圖 2給出了 CPU的指令格式。根據(jù)一些明確的操作和是否分開(kāi)操作，將這些操作分成 4 組。 圖 1 包含了 42 個(gè)通過(guò) 指令集進(jìn)行的操作。最后登記的是處理器狀態(tài)寄存器 PSR，它包括最右邊的五個(gè)位的信息；剩下的都被假定包含 Z,N,C,和V，他們分別位于 03 之間。 除了注冊(cè)文件，還有一個(gè)程序計(jì)數(shù)器 pc 和堆棧指針 SP。這個(gè)注冊(cè)文件有 8 個(gè)寄存器，從 R0 到 R7。 指令集構(gòu)架 圖 1 顯示了程序員獲得的一套復(fù)雜指 令集計(jì)算機(jī)（ CISC）的寄存器。即使是指令集領(lǐng)域和有聯(lián)系的同代碼的這種協(xié)調(diào)一致的努力?？刂茊?8 元的設(shè)計(jì)必須涉及硬件組織和微程序組織的一個(gè)協(xié)調(diào)的定義。對(duì)登記檔案，功能單元以及總線進(jìn)行修改來(lái)支持現(xiàn)有的指令集構(gòu)架。 我們?yōu)閷?shí)施復(fù)雜指令集計(jì)算機(jī)（ CISC）構(gòu)架而設(shè)計(jì)一個(gè)數(shù)據(jù)路徑。我們以介紹指令集構(gòu)架為開(kāi)端，它包括 CPU 的注冊(cè)設(shè)置，教學(xué)形式，和處理方式。最后，我們討論了關(guān)于一般數(shù)字系統(tǒng)設(shè)計(jì)的設(shè)計(jì)思路。 在接下去的幾頁(yè)里，我考慮的是兩個(gè)計(jì)算機(jī)的 CPU，一個(gè)是一個(gè)復(fù)雜指令集計(jì)算機(jī)（ CISC），另一個(gè)是精簡(jiǎn)指令集計(jì)算機(jī)（ RISC）。相對(duì)而言，性能差，但對(duì)完成任務(wù)來(lái)說(shuō)足夠了。在這種微控制器中，與我們?cè)谶@一章中所討論的 CPU 可能十分不同。但是 CPU 有可能出現(xiàn)在很多電腦之間，小，相對(duì)簡(jiǎn)單的所謂微控制器的計(jì)算機(jī)被用在電腦和其他數(shù)字化系統(tǒng)中，以 執(zhí)行限制或?qū)ｉT(mén)任務(wù)。在外部， CPU 為轉(zhuǎn)換指令數(shù)據(jù)和控制信息提供一個(gè)或多個(gè)總線并從組件連接到它。 the remainder of the register is assumed to contain zero. The PSR contains the 2 four stored status bit values Z,N,C,and V in positions 3 through 0, respectively. In additional, a stored interrupt enable bit EI appears in position 4. Table 101 contains the 42 operations performed by the instructions. Each operation has a mnemonic and a carefully selected oppose. The operations are divided into four groups based on the number of explicit operands and whether the operation is branch. In addition, the status bits affected by the operation are listed. Figure 102 gives the instruction formats for the CPU. The generic instruction format has five fields. The first, OPCODE, specifies of the operation. The next two, MODE and S , are used to determine the addresses of the operands. The last two fields, SRC and DST, are the 3bit source register and destination register address fields, respectively. In addition, there is an optional second word W that appears with some instructions as an operand or an address, but not with others. The first two bits of OPCODE, IR(15:14), determine the number of explicit operands and how the fields of the format are used. When these bits are 00,either no operand is required or the location of the operand is implied by OPCODE. Only the OPCODE field is needed, as shown in figure 2(b).the four rightmost OPCODE bits can specify up to 16 operands or with implied operand addresses. If IR(15:14) is 01, the instruction has one operand and is a data transfer or data manipulation instruction. Since there is an operand, the MODE field specifies the addressing mode for obtaining it. The single address may involve the DST register a