【正文】 讀地址MSYN數(shù)據(jù)SSYN異步傳送時(shí)序圖演講完畢，謝謝觀看！?？偩€仲裁與數(shù)據(jù)傳輸控制同步通信步驟 ： （ 1）主設(shè)備在第 1個(gè)時(shí)鐘周期開始處發(fā)出地址和讀信號，地址和控制信號有效，（ 2）從設(shè)備接收后在下一個(gè)時(shí)鐘周期開始處把數(shù)據(jù)信號及應(yīng)答信號放到總線上，（ 3）在下一個(gè)時(shí)鐘周期到來時(shí)，各信號恢復(fù)，完成總線周期。 異步通信– 是指在總線上傳送數(shù)據(jù)時(shí)，允許通信雙方各自使用自己的時(shí)鐘信號，采用 “應(yīng)答方式 ”（握手方式）解決數(shù)據(jù)傳輸過程中的時(shí)間配合關(guān)系。同步通信– 是指在總線上傳送數(shù)據(jù)時(shí)，通信雙方使用同一個(gè)時(shí)鐘信號進(jìn)行同步，這個(gè)時(shí)鐘信號通?？梢杂?CPU的總線控制邏輯部件提供，稱為總線時(shí)鐘。總線仲裁與數(shù)據(jù)傳輸控制 數(shù)據(jù)傳輸控制方式 ：解決的是通信雙方交換數(shù)據(jù)過程中在時(shí)間上的配合關(guān)系，也就是同步問題?？偩€仲裁與數(shù)據(jù)傳輸控制總線仲裁方式– 集中式控制 ：總線控制邏輯集中在一個(gè)部件上，常用的三種集中式總線仲裁方式? 串行鏈?zhǔn)讲樵兎绞? 計(jì)數(shù)器定時(shí)查詢方式? 獨(dú)立請求方式– 分布式控制 ：總線控制邏輯分散在多個(gè)總線部件上? 各主模塊有自己的仲裁號和仲裁邏輯? 以優(yōu)先級仲裁策略為基礎(chǔ)。– 總線從設(shè)備（ bus slave）：只能響應(yīng)主設(shè)備發(fā)出的命令并執(zhí)行讀寫操作的設(shè)備，如內(nèi)存等。PCI（ Peripheral Component Interface）總線 ： 外圍部件互連總線（局部總線）， 支持 33MHz工作頻率， 32位地址和數(shù)據(jù)線互用； 66MHz工作主頻， 64位地址和數(shù)據(jù)線互用。VESA（ Video Electronics Standard Association）總線 ： 32位局部總線，連接顯卡、網(wǎng)卡等，最高工作頻率 33MHz。計(jì)算機(jī)總線的結(jié)構(gòu)CPU 主存PCI橋I/O設(shè)備 1 I/O設(shè)備 2處理機(jī)總線66MHz 4B~8BISA / EISA 1 , 2 , 4 B 三總線結(jié)構(gòu) . . . PCI BUS 33MHz 4B擴(kuò)展總線控制線路I/O設(shè)備 3 I/O設(shè)備 4接快速設(shè)備接慢速設(shè)備幾種常用的標(biāo)準(zhǔn)總線ISA（ Industrial Standard Architecture）總線 ： 工業(yè)標(biāo)準(zhǔn)結(jié)構(gòu)總線， 8位（后來 16位）數(shù)據(jù)線， 20位（后來 24位）地址線，工作頻率 。三總線結(jié)構(gòu)– 是指在計(jì)算機(jī)中配置 3組總線，即在處理機(jī)總線上通過一塊被稱為 PCI橋的控制線路，提供出一組高性能的局部總線，稱為 PCI總線，而把原來的 ISA總線和 EISA總線從處理機(jī)總線上斷開，并通過 IO控制線路連接到這里的 PCI總線上。雙總線結(jié)構(gòu)– 是指是指在計(jì)算機(jī)中配置兩組總線，即在處理機(jī)總線上通過一塊擴(kuò)展總線的控制線路，提供出另外一組總線，稱為輸入 /輸出總線，比較常用的有工業(yè)標(biāo)準(zhǔn)總線（ ISA）和擴(kuò)展的工業(yè)標(biāo)準(zhǔn)總線（ EISA），主要用于連接一般的輸入 /輸出設(shè)備。（猝發(fā)數(shù)據(jù)傳輸方式）輸入設(shè)備計(jì)算機(jī)總線的結(jié)構(gòu)單總線結(jié)構(gòu) ： 早期的計(jì)算機(jī)，如美國 DEC 公司 PDP11 機(jī)只使用一組總線，所有的部件和設(shè)備都接在這唯一的總線上，包括數(shù)據(jù)總線，地址總線，控制總線，其優(yōu)點(diǎn)是結(jié)構(gòu)簡單，成本低廉，缺點(diǎn)是運(yùn)行效率低。信息傳送尋址數(shù)據(jù)線地址線總線占用期間地址數(shù)據(jù)單周期數(shù)據(jù)傳輸方式尋址數(shù)據(jù) n地址數(shù)據(jù) 3數(shù)據(jù) 1 數(shù)據(jù) 2數(shù)據(jù)線地址線...信息傳送總線占用期間無效 猝發(fā)數(shù)據(jù)傳輸方式總線周期以及相關(guān)概念正?？偩€周期 ： 每次數(shù)據(jù)傳輸都由一次地址時(shí)間和一次數(shù)據(jù)時(shí)間組成?？偩€高低高A B C計(jì)算機(jī)總線概述承擔(dān)不同功能的三種總線– 數(shù)據(jù)總線：傳輸數(shù)據(jù)信息，頻率與寬度正比于吞吐量– 地址總線：傳輸?shù)刂沸畔?，寬度決定了內(nèi)存尋址空間– 控制總線：給出總線周期類型、 I/O操作完成時(shí)刻、DMA周期、中斷等有關(guān)的控制信號等存儲器I/O接口輸入設(shè)備I/O接口數(shù)據(jù)總線 DB控制總線 CB地址總線 AB輸出設(shè)備 CPU總線周期以及相關(guān)概念 總線周期 ： 通過總線完成一次內(nèi)存讀寫操作或者完成一次 I/O設(shè)備讀寫操作所需的時(shí)間，一般由地址時(shí)間和數(shù)據(jù)時(shí)間兩個(gè)時(shí)間段組成：– 地址時(shí)間： CPU向內(nèi)存或 IO設(shè)備送地址信息到地址總線 – 數(shù)據(jù)時(shí)間： CPU完成數(shù)據(jù)讀寫 周期類型 ： 一般分為內(nèi)存讀周期、內(nèi)存寫周期、 I/O讀周期、 I/O寫周期四種類型 總線的等待狀態(tài) ：由于被讀寫的部件或設(shè)備速度慢，一次數(shù)據(jù)時(shí)間內(nèi)不能完成讀寫操作，就要增加一個(gè)或多個(gè)數(shù)據(jù)時(shí)間繼續(xù)完成讀寫操作，在這增加的數(shù)據(jù)時(shí)間里，稱總線處于等待狀態(tài)。一組導(dǎo)線接口的物理 /機(jī)械特性電氣信號規(guī)范時(shí)序和信號規(guī)范總線事務(wù)協(xié)議計(jì)算機(jī)總線概述 在任何時(shí)刻， 只可以有一個(gè)部件 向總線上發(fā)送信息，但卻可以有一個(gè)或多個(gè)部件同時(shí)接收信息。傳送結(jié)束后處理 ： 數(shù)據(jù)數(shù)量計(jì)數(shù)器為 0，則向 CPU發(fā)中斷請求， CPU響應(yīng)之后進(jìn)行相應(yīng)處理。DMA接口主存CPUDMA 接口組成DMA 控 制 邏 輯 中 斷 邏 輯設(shè)備HLDAARWCDARHRQ中斷請求 數(shù)據(jù)線 地址線+1 1溢出信號DREQDACKBRDMA傳送數(shù)據(jù)的過程傳送前預(yù)處理 ： 由 CPU完成，向 DMA卡送入設(shè)備識別信號，啟動(dòng)設(shè)備，測試設(shè)備運(yùn)行狀態(tài)，送入內(nèi)存地址初值，傳送數(shù)據(jù)的數(shù)量， DMA的功能控制信號等，然后， CPU繼續(xù)執(zhí)行原來的程序。 數(shù)據(jù)緩沖寄存器 ，用于存放高速設(shè)備與主存之間交換的數(shù)據(jù)，也有的 DMA卡上不設(shè)置數(shù)據(jù)緩沖寄存器，而由送出數(shù)據(jù)的一方，在指定的時(shí)刻直接把數(shù)據(jù)放到數(shù)據(jù)總線上。 DMA的控制 /狀態(tài)邏輯 ， 由控制和狀態(tài)等邏輯電路組成，用于修改主存地址計(jì)數(shù)器和數(shù)據(jù)數(shù)量計(jì)數(shù)器，指定傳送功能（輸入還是輸出） ,協(xié)調(diào) CPU和 DMA信號的配合與同步。DMA控制器組成部分介紹 主存地址計(jì)數(shù)器 ， 存放讀寫主存用到的主存地址，一批數(shù)據(jù)傳送開始前，由 CPU寫入其初值，以后每傳送一個(gè)字，該地址計(jì)數(shù)器加１ ,使其指向下一個(gè)主存單元。 與一般接口卡不同的是， DMA可以變化自己的角色，當(dāng) CPU對它進(jìn)行讀寫時(shí)， CPU是 bus master， DMA是 bus slave，當(dāng) DMA控制高速設(shè)備與主存交換數(shù)據(jù)時(shí)， DMA是 bus master。–DMA 與 CPU 交替訪問主存方式。其缺點(diǎn)是 CPU和其他 DMA等 bus masters都要停止運(yùn)行，會(huì)影響系統(tǒng)運(yùn)行效率。直接存儲器存取 (DMA)方式基本概念–DMA是在專門的硬件（ DMA接口卡）控制下，實(shí)現(xiàn)高速 I/O設(shè)備與主存儲器之間成批交換數(shù)據(jù)的輸入 /輸出操作方式。 2150 入口的子程序完成延時(shí)等待。中斷向量表是由每個(gè)中斷源的中斷服務(wù)程序的入口地址組成的一張列表，通常被存放在內(nèi)存中的指定的一片區(qū)域中。–采用硬件方案時(shí)，一般選用串行鏈?zhǔn)脚抨?duì)法，需要有比較、判斷中斷的優(yōu)先級的邏輯線路 程序中斷輸入輸出方式定位中斷服務(wù)程序入口地址– 一是在中斷總控程序中用專用的指令接收中斷設(shè)備編碼，再用該設(shè)備編碼到指定的內(nèi)存區(qū)中找到中斷服務(wù)程序的入口地址。程序中斷輸入輸出方式中斷請求– 中斷源給 CPU發(fā)控制信號，通過中斷源的 中斷觸發(fā)器完成（但受 中斷屏蔽觸發(fā)器 的制約）中斷響應(yīng)– 中斷響應(yīng)的基本條件：允許中斷、 CPU結(jié)束一條指令執(zhí)行、中斷優(yōu)先級比當(dāng)前處理任務(wù)高中斷處理程序中斷輸入輸出方式判別中斷源的方法–多個(gè)中斷源發(fā)出中斷請求時(shí)，首先需要找出其中中斷優(yōu)先級最高的那個(gè)中斷源；–采用軟件方案時(shí)，是用程序檢查中斷字的內(nèi)容實(shí)現(xiàn)? 全部的中斷觸發(fā)器構(gòu)成中斷寄存器，其內(nèi)容稱為中斷字。中斷嵌套–是指在處理中斷的過程中又可以響應(yīng)更高優(yōu)先級中斷的辦法。程序中斷輸入輸出方式中斷優(yōu)先級–為管理眾多的中斷請求，需要按每個(gè)（類）中斷處理的急迫程度，對中斷進(jìn)行分級管理。程序中斷輸入輸出方式可屏蔽中斷和不可屏蔽中斷– 可以被 CPU通過指令限制其發(fā)出中斷請求的中斷屬于可屏蔽中斷，例如對某些外圍設(shè)備就可以在一段時(shí)間里執(zhí)行中斷屏蔽；一些中斷是不允許執(zhí)行屏蔽中斷的 ,例如電源掉電中斷，稱這類中斷為不可屏蔽中斷。中斷屏蔽觸發(fā)器–當(dāng)產(chǎn)生中斷請求后，用程序方式有選擇的封鎖部分中斷，而允許其他部分中斷仍得到響應(yīng)，稱為中斷屏蔽。 程序中斷輸入輸出方式中斷觸發(fā)器–當(dāng)中斷源發(fā)生引起中斷的事件時(shí)，先將它保存在設(shè)備控制器的 “中斷觸發(fā)器 ”中，即將 “中斷觸發(fā)器 ”置 “1”，向 CPU發(fā)出 “中斷請求 ”信號。– 軟件中斷 ：由寫在程序中的語句（例如用戶程序中的系統(tǒng)調(diào)用指令， trap指令等）引起的一段程序的執(zhí)行過程，它很類似于一次中斷處理過程。主要功能– 不但可以完成前面講的 I/O通道的 I/O控制功能，還可以完成更加復(fù)雜多樣的附加操作功能；– 例如：碼制轉(zhuǎn)換、格式處理、數(shù)據(jù)塊的檢錯(cuò)糾錯(cuò)處理，承擔(dān) I/O系統(tǒng)與設(shè)備的診斷維護(hù)、人機(jī)交互處理等處理功能。– 一對多的連接關(guān)系，適應(yīng)不同速度、不同種類的外部設(shè)備，可并行工作。當(dāng)完成一批數(shù)據(jù)傳輸之后，快速設(shè)備還是要向 CPU發(fā)一次中斷請求，報(bào)告本次傳輸結(jié)束的同時(shí)， “請示 ”下一步的操作要求。 數(shù)據(jù)的傳輸過程可以交由一塊專用的DMA接口卡來控制，讓 DMA卡代替 CPU控制在快速設(shè)備與主存儲器之間直接傳輸數(shù)據(jù)，每傳輸一個(gè)數(shù)據(jù)只需一個(gè)總線周期即可。– 多臺外設(shè)啟動(dòng)后可以同時(shí)進(jìn)行數(shù)據(jù)交換的準(zhǔn)備工作，若多臺外設(shè)同時(shí)發(fā)出中斷請求信號， CPU可以按照一定的優(yōu)先順序進(jìn)行處理，從而實(shí)現(xiàn)了外設(shè)的并行工作。當(dāng)外設(shè)完成信號，在結(jié)束一條指令執(zhí)行過程、下一條指令尚未開始的時(shí)刻，停下正在運(yùn)行的程序，保存好運(yùn)行的現(xiàn)場信息，轉(zhuǎn)去完成數(shù)據(jù)傳送工作，通常傳送一個(gè)字節(jié)或字，傳送完畢之后返回原來的程序繼續(xù)執(zhí)行。常用的輸入輸出方式基本概念– 在計(jì)算機(jī)主機(jī)和 I/O設(shè)備之間采用不同的控制方式進(jìn)行數(shù)據(jù)傳送；– 各種方式的性能、價(jià)格、解決問題的重點(diǎn)不同。AGP 接口– 把主存和顯存通過芯片組（北橋）直接