vhdl文本輸入設計流程(參考版)
2025-02-18 01:31本頁面
【正文】 點擊‘ 1’，使拖黑 的電平為高電平 先點擊‘ b’， 將其 點為黑色 然后先點擊此處 將彈出時鐘周期 設置窗 設置輸入信號‘ b’ 的周期為 800ns 設置輸入信號‘ a’ 的周期為 2us 仿真波形文件 存盤！ 選擇仿真器 運行仿真器 4 時序仿真 mux21a仿真波形 引腳鎖定 可選擇鍵 8作為多 路選擇器的輸入“ s” 選擇實驗電路結(jié)構(gòu)圖 6 可選擇輸出“ y” 的信號從揚 聲器輸出 信號 a和 b輸入 兩個不同頻率 的時鐘信號 鍵 8的引腳名 作為“ s”信號 鍵 8的引腳名 對應的引腳號 選擇實驗板上 插有的目標器件 揚聲器引腳號 為： 99 信號 b由 “ clock0”輸入 時鐘信號， 引腳號為： 126 信號 a由 “ clock5”輸入 時鐘信號， 引腳號為： 56 注意，對于 GWAK30+板， 時鐘引腳必須查閱以下 “時鐘了解表 1”
黨政相關(guān)相關(guān)推薦
鄂ICP備17016276號-1