串行通信接口(參考版)
2024-10-11 15:40本頁(yè)面
【正文】 顯示問(wèn)號(hào) mov ah,2 int 21h jmp statue 。繼續(xù)查詢(xún) 異步通信程序 接收錯(cuò)誤處理 error: mov dx,2f8h 。不是 ， 則循環(huán) mov dl,0ah ?；謴?fù)數(shù)據(jù) cmp al,0dh 。保存數(shù)據(jù) 異步通信程序 顯示數(shù)據(jù) mov dl,al 。傳送標(biāo)準(zhǔn) ASCII碼 （ 7個(gè)數(shù)據(jù)位 ） 。繼續(xù)查詢(xún) 異步通信程序 接收數(shù)據(jù) receive: mov dx,2f8h 。將字符輸出給發(fā)送保持寄存器 out dx,al 。采用 01號(hào) DOS功能調(diào)用 ， 則有回顯 cmp al,1bh jz done 。無(wú)輸入字符 ， 循環(huán)等待 mov ah,0 。不能 ， 循環(huán)查詢(xún) 異步通信程序 檢測(cè)鍵盤(pán)輸入 mov ah,0bh 。是 ， 轉(zhuǎn)接收處理 test al,20h 。有錯(cuò) ， 則轉(zhuǎn)錯(cuò)誤處理 test al,01h 。讀通信線(xiàn)路狀態(tài)寄存器 in al,dx test al,1eh 。禁止所有中斷 mov dx,3f9h out dx,al 。寫(xiě)入調(diào)制解調(diào)器控制寄存器 ? 設(shè)置中斷通信方式 mov al,0bh 。這段程序同時(shí)使 DLAB＝ 0 寫(xiě)入通信線(xiàn)路控制寄存器 設(shè)置工作方式 ? 設(shè)置查詢(xún)通信方式 mov al,03h 。寫(xiě)入除數(shù)寄存器高 8位 寫(xiě)入除數(shù)寄存器 設(shè)置字符格式 mov al,00001010b mov dx,3fbh out dx,al 。 (1200 16)＝ 96＝ 60H mov dx,3f8h out dx,al 。寫(xiě)入通信線(xiàn)路控制寄存器 ， 使 DLAB＝ 1 mov ax,96 。 ? 地址選通信號(hào) ADS*：當(dāng)該信號(hào)低有效時(shí) ， 鎖存上述地址線(xiàn)和片選線(xiàn)的輸入狀態(tài) ， 保證讀寫(xiě)期間的地址穩(wěn)定 1. 處理器接口引腳（ 2） ? 讀控制線(xiàn) ? 數(shù)據(jù)輸入選通 DISTR（ 高有效 ） 和 DISTR*（ 低有效 ）有一個(gè)信號(hào)有效 ， CPU從 8250內(nèi)部寄存器讀出數(shù)據(jù) ? 相當(dāng)于 I/O讀信號(hào) ? 寫(xiě)控制線(xiàn) ? 數(shù)據(jù)輸出選通 DOSTR（ 高有效 ） 和 DOSTR*（ 低有效 ） 有一個(gè)有效 ， CPU就將數(shù)據(jù)寫(xiě)入 8250內(nèi)部寄存器 ? 相當(dāng)于 I/O寫(xiě)信號(hào) ? 8250讀寫(xiě)控制信號(hào)有兩對(duì) ， 每對(duì)信號(hào)作用完全相同 ， 只不過(guò)有效電平不同而己 1. 處理器接口引腳（ 3） ? 驅(qū)動(dòng)器禁止信號(hào) DDIS： CPU從 8250讀取數(shù)據(jù)時(shí) ， DDIS引腳輸出低電平 ， 用來(lái)禁止外部收發(fā)器對(duì)系統(tǒng)總線(xiàn)的驅(qū)動(dòng)；其他時(shí)間 ，DDIS為高電平 ? 主復(fù)位線(xiàn) MR：硬件復(fù)位信號(hào) RESET ? 中斷請(qǐng)求線(xiàn) INTRPT： 8250有 4級(jí)共 10個(gè)中斷源 ， 當(dāng)任一個(gè)未被屏蔽的中斷源有請(qǐng)求時(shí) ， INTRPT輸出高電平向 CPU請(qǐng)求中斷 2. 時(shí)鐘信號(hào) ? 時(shí)鐘輸入引腳 XTAL1： 8250的基準(zhǔn)工作時(shí)鐘 ? 時(shí)鐘輸出引腳 XTAL2： 基準(zhǔn)時(shí)鐘信號(hào)的輸出端 ? 波特率輸出引腳 BAUDOUT*：基準(zhǔn)時(shí)鐘經(jīng) 8250內(nèi)部波特率發(fā)生器分頻后產(chǎn)生發(fā)送時(shí)鐘 ? 接收時(shí)鐘引腳 RCLK： 接收外部提供的接收時(shí)鐘信號(hào)；若采用發(fā)送時(shí)鐘作為接收時(shí)鐘 ， 則只要將RCLK引腳和 BAUDOUT*引腳直接相連 3. 串行異步接口引腳 8250 數(shù)據(jù)裝置準(zhǔn)備好 DSR* 數(shù)據(jù)終端準(zhǔn)備好 DTR* 發(fā)送數(shù)據(jù) SOUT 接收數(shù)據(jù) SIN 請(qǐng)求發(fā)送 RTS* 允許發(fā)送 CTS* 信號(hào)地 GND 載波檢測(cè) RLSD* 振鈴指示 RI* 4. 輸出線(xiàn) ? OUT1*和 OUT2*： ? 兩個(gè)一般用途的輸出信號(hào) ? 由調(diào)制解調(diào)器控制寄存器的 D2和 D3使其輸出低電平有效信號(hào) ? 復(fù)位使其恢復(fù)為高 8250的寄存器 ? 8250內(nèi)部有 9種可訪(fǎng)問(wèn)的寄存器 ， 除數(shù)寄存器是 16位的 ， 占用兩個(gè)連續(xù)的 8位端口 ? 內(nèi)部寄存器用引腳 A0～ A2來(lái)尋址；同時(shí)還要利用通信線(xiàn)路控制寄存器的最高位 ， 即除數(shù)寄存器訪(fǎng)問(wèn)位 DLAB， 來(lái)區(qū)別共用兩個(gè)端口地址的不同寄存器 （ 表 ） 1. 接收緩沖寄存器 RBR 存放串行接收后轉(zhuǎn)換成并行的數(shù)據(jù) CPU 接收緩沖寄存器 接收移位寄存器 同步控制 8250 SIN 2. 發(fā)送保持寄存器 THR 包含將要串行發(fā)送的并行數(shù)據(jù) CPU 發(fā)送保持寄存器 發(fā)送移位寄存器 同步控制 8250 SOUT 3. 除數(shù)寄存器 除數(shù)寄存器保存設(shè)定的分頻系數(shù) 分頻系數(shù)＝基
電大資料相關(guān)推薦
鄂ICP備17016276號(hào)-1