溫度測(cè)量與控制電路(參考版)
2025-08-08 09:36本頁(yè)面
【正文】 評(píng) 語(yǔ)（評(píng)語(yǔ)教師寫）18。選擇用FPGA進(jìn)行編程來(lái)實(shí)現(xiàn)譯碼功能，既簡(jiǎn)單還容易實(shí)現(xiàn)。由此完成了譯碼電路，但是實(shí)際中就會(huì)很麻煩。輸出直接連接數(shù)碼管，來(lái)顯示整數(shù)部分。在組合電路的設(shè)計(jì)中除了麻煩一點(diǎn)，設(shè)計(jì)方面并沒(méi)有出現(xiàn)什么問(wèn)題，但是輸出結(jié)果就出現(xiàn)了問(wèn)題，進(jìn)位沒(méi)有顯示，和其他的同學(xué)一起查找也沒(méi)有查出錯(cuò)誤在哪，因此只能排除這種方法，該電路共有9個(gè)輸入端。這個(gè)1可以在下一級(jí)和BCD4相加時(shí)再考慮。還有在譯碼電路的選擇過(guò)程中，利用組合邏輯電路設(shè)計(jì)出的電路圖如下圖所示，其中八位二進(jìn)制數(shù)，D7位表示的是10進(jìn)制數(shù)的128； D6位表示的是10進(jìn)制數(shù)的64； D5位表示的是10進(jìn)制數(shù)的32； D4位表示的是10進(jìn)制數(shù)的16； 剩余的四位可以直接通過(guò)283加法器譯成最多兩位的BCD碼（每一位BCD碼為四位），這個(gè)BCD碼記為BCD3.這樣可以設(shè)計(jì)出多個(gè)兩位的BCD碼的加法器。鳴謝：感謝樊小紅老師在本次課程設(shè)計(jì)中對(duì)于各部分電路的講解與幫助，感謝各位同學(xué)對(duì)于我在課設(shè)上的支持與幫助。清華大學(xué)出版社李群芳，肖看北京郵電大學(xué)出版社姜立東清華大學(xué)出版社林濤重慶大學(xué)出版社林濤還有在進(jìn)行譯碼的過(guò)程中，可供選擇的方法很多，但是都出現(xiàn)了問(wèn)題，不是出現(xiàn)錯(cuò)誤就是沒(méi)辦法實(shí)現(xiàn)，類似的問(wèn)題還很多，不過(guò)經(jīng)過(guò)小組討論以及同學(xué)的幫助，也都解決了，總體來(lái)說(shuō)，本次課設(shè)雖然沒(méi)有得到自己想要的完美結(jié)果，但是還算成功，總之兩周的時(shí)間還算沒(méi)白費(fèi)，學(xué)會(huì)了很多的新知識(shí)?？傮w電路圖見附圖。完成譯碼功能。其他的八個(gè)管腳可以看成是一個(gè)二進(jìn)制數(shù)，當(dāng)然，這個(gè)二進(jìn)制數(shù)不一定是自然碼，但是可以進(jìn)行加操作，使其對(duì)應(yīng)的二進(jìn)制數(shù)正好就是對(duì)應(yīng)的溫度值，這樣，在經(jīng)過(guò)PLD的譯碼，就會(huì)形成3個(gè)四位的BCD碼。由于題目的要求為：量程20到165攝氏度，所以模數(shù)轉(zhuǎn)換器的輸出端只需要高位的9個(gè)管腳，其他管腳懸空即可。555多諧振蕩電路開始工作，輸出的為一個(gè)方波，這個(gè)方波會(huì)驅(qū)動(dòng)蜂鳴器，蜂鳴器就會(huì)發(fā)生時(shí)有時(shí)無(wú)得“滴滴”聲音，產(chǎn)生聲音報(bào)警?；蜷T的輸出接發(fā)光二極管和555定時(shí)器的4號(hào)管腳（高電平），當(dāng)或門的輸出為低電平時(shí)，發(fā)光二極管不亮。報(bào)警電路中的光報(bào)警時(shí)直接由或門的輸出來(lái)驅(qū)動(dòng)的。另一個(gè)電壓比較器控制上限電壓，放大之后的電壓高于這個(gè)比較器的電壓時(shí)，也會(huì)產(chǎn)生一個(gè)報(bào)警信號(hào)。電路圖如圖所示：第三章 系統(tǒng)綜述、總體電路圖為了實(shí)現(xiàn)對(duì)于溫度的測(cè)量與控制，我們采用放大電路、低通濾波電路、A/D轉(zhuǎn)換器、譯碼電路、控制電路和報(bào)警電路六部分來(lái)實(shí)現(xiàn)這個(gè)功能，利用溫度傳感器接收到得信號(hào)非常的微小，所以要經(jīng)過(guò)一個(gè)放大電路對(duì)接受的信號(hào)進(jìn)行放大，放大到方便于我們測(cè)量的范圍內(nèi)即可，放大后的電壓信號(hào)經(jīng)過(guò)一級(jí)低通濾波電路進(jìn)行濾波，將信號(hào)中的高次諧波或高頻干擾進(jìn)行消除，得到一個(gè)不參雜志的信號(hào)，再經(jīng)過(guò)一級(jí)電壓跟隨器，輸入到電壓比較電路中。分別定義FPGA的清零端reset，使能端OE，八個(gè)輸入Vin0到Vin7和三個(gè)輸出Vout3（3 downto 0）Vout2（3 downto 0）Vout1（3 downto 0）。end process。when others =Vout3=0000。case temp_q3 iswhen 0=Vout3=0000。when others =Vout2=0000。when 80=Vout2=1000。when 60=Vout2=0110。when 40=Vout2=0100。when 20=Vout2=0010。case temp_q2 iswhen 0=Vout2=0000。when others =Vout1=0000。when 8=Vout1=1000。when 6=Vout1=0110。when 4=Vout1=0100。when 2=Vout1=0010。case temp_q1 iswhen 0=Vout1=0000。end if。temp_q2=temp_q0temp_q1。temp_q0=temp_q。temp_q2=temp_q0temp_q1。temp_q0=temp_q100。elsetemp_q=
黨政相關(guān)相關(guān)推薦
鄂ICP備17016276號(hào)-1