20xx-20xx-第2章-8086內(nèi)部結(jié)構(gòu)(參考版)
2025-08-07 07:30本頁面
【正文】 。 ? 通過配用數(shù)值協(xié)處理器可支持高速數(shù)值處理。 ? 具有實地址方式、保護方式和虛擬 8086方式。 ? 提供 32位外部總線接口，最大數(shù)據(jù)傳輸速率為 32Mbps。 8086（ 80286）到 80386的改進 ： ?16位寄存器發(fā)展為 32位寄存器； ?增加了保護方式； ?引入了多任務、任務切換的概念； ?引入了四級特權(quán)機制，程序能在不同特權(quán)間切換； ?引入了存儲器管理單元 MMU； ?增加了新指令。 T4狀態(tài)：總線結(jié)束周期 ， 表明 CPU（或外設）已從數(shù)據(jù)線上取走出現(xiàn)在數(shù)據(jù)線上的數(shù)據(jù)，各控制和狀態(tài)信號失效，從而撤銷數(shù)據(jù)信息。 ? 當系統(tǒng)中的存儲器或外設的工作速度較慢。 T2狀態(tài) ： 地址信息傳送完畢為傳送數(shù)據(jù)作準備 ? 1）地址信號消失，此時 AD15～ AD0進入高阻緩沖期，以便為讀入數(shù)據(jù)作準備。 最大組態(tài)的讀總線時序 111 101 A15～ A8 A19～ A16 S6～ S3 ALE S2*～ S0* CLK A19/S6～ A16/S BHE A15～ A8 DEN 由 8288 產(chǎn)生 輸入數(shù)據(jù) A7～ A0 AD7～ AD0 T4 T3 T2 T1 DT/R IOR/MEMR 最大組態(tài)的寫總線時序 111 110 T4 T3 T2 T1 A15～ A8 A19～A16 S6～ S3 由 8288 產(chǎn)生 ALE S2*～ S0* CLK A19/S6～ A16/S BHE A15～ A8 DEN MEMW/IOW AD7～ AD0 A7～ A0 輸出數(shù)據(jù) DT/R* AMWTC* MWTC* 讀寫總線周期各狀態(tài)下的信息說明 ? T1狀態(tài)：傳送地址信息 ? 從地址 /數(shù)據(jù)復用線 AD15～ AD0和地址 /狀態(tài)復用線 A19/S6～ A16/S3發(fā)存儲器單元地址(20位 )或發(fā) I/O端口地址 (16位 )。 ? 指令周期 :CPU從開始取指令到最后執(zhí)行完畢所需的時間稱為一個指令周期 。 ? 總線周期 ： 8086CPU通過總線與存儲器或外設交換信息，完成基本操作（存取一個字節(jié) /字）所需的時間。 ? 總線操作 是指 CPU通過總線對外的各種操作 ? 8086的總線操作主要有： 存儲器讀周期、 I/O讀操作周期 存儲器寫周期、 I/O寫操作周期 ? 1. 基本概念 ? 時鐘周期 :一個時鐘脈沖時間稱為一個時鐘周期。 例如：物理地址： 00200H 邏輯地址： 0000H : 0200H 邏輯地址： 0020H : 0000H D7～D0D1 5～D8C EC E奇 ( 高 ) 地 址存 儲 體5 1 2 K BA1 9～A1B H EA0A1 8～A0D7～D0A1 8～A0偶 ( 低 ) 地 址存 儲 體5 1 2 K BD7～D0512KB 需要 19根地址線 內(nèi)存條小板上對應設計出具含有偶地址區(qū)和奇地址區(qū)存儲體結(jié)構(gòu) （ ） 8086的總線周期與操作時序 ? 時序是指信號高低電平變化及相互間的時間順序關(guān)系。 8086存儲器系統(tǒng) 1. 存儲器的分段 8086/8088系統(tǒng)中，將 1M存儲空間分成若干個邏輯段，每個邏輯段容量小于等于64KB。 1MB為 220，因此每個字節(jié)所對應的地址應是 20位（二進制數(shù)），這個 20位的地址稱為物理地址。見表 26 P35 ? QS QS0指令隊列狀態(tài)信號 ，表 p35 ? RQ/GT0、 RQ/GT1總線請求 /總線允許 ? LOCK 總線封鎖信號 ? QS1， QS0 指令隊列狀態(tài) ? QS1， QS0組合起來提供前一個時鐘周期（指總線周期的前一個狀態(tài)）中指令隊列的狀態(tài)標志，以便讓外部對 8086內(nèi)部指令隊列的動作跟蹤 ? QS0， QS1，組合與隊列狀態(tài)的對應關(guān)系見下表 QS1 QS0 隊列狀態(tài) 0 0 1 1 0 1 0 1 無操作 從隊列緩沖器中取出指令的第一字節(jié) 清除隊列緩沖器 從隊列緩沖器中取出指令續(xù)后字節(jié)部分 返回 最大模式系統(tǒng)組成 VC C8 2 8 4 A時 鐘 發(fā)生 器R E SM N / M X S0C L K S1R E A D Y S2R E S E T8 0 8 6 C P UB H EA1 9 ~ A1 6A D1 5 ~ A D0存 儲 器 I / O 芯 片地 址 /數(shù) 據(jù)數(shù) 據(jù) 總 線地 址 總 線8 2 8 8總 線 控 制 器C L KS0 I N T AS1 M R D CS2 M W T CD E N I O W CD T / R I O R CA L ETO E8
電大資料相關(guān)推薦
鄂ICP備17016276號-1