全自動(dòng)電梯控制器實(shí)習(xí)報(bào)告(參考版)
2025-07-27 05:47本頁面
【正文】 此次設(shè)計(jì)中另外一個(gè)重要的收獲就是學(xué)會(huì)通過分析波形來發(fā)現(xiàn)程序的錯(cuò)誤，來查看程序?qū)崿F(xiàn)的功能，來檢測(cè)跟蹤某個(gè)變量學(xué)會(huì)組織設(shè)計(jì)思路和通過分析波形來檢驗(yàn)設(shè)計(jì)結(jié)果是我本次最大的收獲。為以后的程序編寫工作打下了良好的基礎(chǔ)。 end endendmodule五、系統(tǒng)仿真：顯示某塊仿真：內(nèi)部樓層選擇仿真：電梯外部選擇仿真：門控制仿真：主控制模塊仿真：總系統(tǒng)仿真：六、總結(jié)通過對(duì)這個(gè)程序的編寫，使我進(jìn)對(duì)FPGA語言有了更進(jìn)一步的了解。clear=(cleardown|clearup)。stop=0。enddefault:begin cleardown=839。end else begin stop=1。b10000000:if(testdown[7]==0)begin stop=0。cleardown[6]=1。cleardown[6]=0。end839。end else begin stop=1。b00100000:if(testdown[5]==0)begin stop=0。cleardown[4]=1。cleardown[4]=0。end839。end else begin stop=1。b00001000:if(testdown[3]==0)begin stop=0。cleardown[2]=1。cleardown[2]=0。end839。end else begin stop=1。b00000010:if(testdown[1]==0)begin stop=0。cleardown[0]=1。cleardown[0]=0。dir==0)begin case(floor)839。end endcase endelse if(down!=0amp。b00000000。clearup[7]=1。clearup[7]=0。end839。end else begin stop=1。b01000000:if(testup[6]==0)begin stop=0。clearup[5]=1。clearup[5]=0。end839。end else begin stop=1。b00010000:if(testup[4]==0)begin stop=0。clearup[3]=1。clearup[3]=0。end839。end else begin stop=1。b00000100:if(testup[2]==0)begin stop=0。clearup[1]=1。clearup[1]=0。end839。end else begin stop=1。b00000001:if(testup[0]==0)begin stop=0。amp。else 。endelse begin if(up!=0||down!=0)begin if(dir)if(up==0)dir=0。cleardown=839。clearup=839。clear=839。endalways (floor or rst or up or down)beginif(!rst)begin stop=0。testdown=downamp。testup=upamp。always (up_s or up_f or down_s or down_f or floor or rst)begin up=(up_s|up_f)。reg stop,dir。output stop,dir。input rst。start=1。count=739。start=0。start=1。d4。d4。start=0。endelse if(count=739。d2)begin autoclose=1。 if(stop1==1) begin count=count+1。d5)stop1=0。endelse beginif(stop==1)stop1=1。d0。always (posedge rst or posedge stop or posedge clk)beginif(rst==1)begin start=0。reg[1:0] tcount。input clk,enclose,stop,enopen,rst。endendendmodule；module door(start,autoclose,clk,stop,enclose,enopen,rst)。 end else begin down=1。 end else if(direc==1) begin up=1。 endcase endalways (direc or stop) begin if(stop==1)begin down=0。 default: disfloor=739。b10000000:disfloor=739。b1110000。 839。b
電大資料相關(guān)推薦
鄂ICP備17016276號(hào)-1