樓梯照明燈控制器(參考版)
2025-07-10 14:55本頁面
【正文】 end process p2。end case。039。039。139。039。039。039。039。139。139。 end if。 kg3=39。 kg1=39。led2=39。 elsekg2=39。 kg3=39。 kg1=39。led2=39。then kg2=39。 when s1= if call2=39。039。039。139。039。039。039。039。139。139。139。039。139。039。139。039。039。 end process p1。end case。 when s1=state=s2。)thencase state is 用case語句描述狀態(tài)機最方便。event and clk=39。)then state=s0。beginp1: process(clk,clr)beginif(clr=39。signal q:std_logic_vector(0 to 2)。 architecture a of asm istype states is (s0,s1,s2)。 led1,led2,led3,kg1,kg2,kg3:out std_logic)。entity asm isport(call1,call2,call3:in std_logic。同時，一起做課程設(shè)計的同學給予了我們很大幫助，是他們的熱心使我少走了很多彎路，在這里非常真誠的感謝他們！ 課程設(shè)計當中指導老師成繼中老師給予了我們細心的指導和耐心的幫助，讓我們學會了很多書本沒有的知識，提供給了我們非常實用的設(shè)計方法和技巧，才讓我們這次課程設(shè)計得以最終成功，在這里向成老師表示非常的感謝！8 參考文獻 [1] 解惑 經(jīng)典實例 :北京航空航天大學出版社,2004 [2] 劉艷. EDA 技術(shù)在數(shù)字系統(tǒng)電路設(shè)計實驗中的應用[J]. 實驗室研究與探索,2002,21(3): 63264 [3] EDA技術(shù)與VHDL (第二版) 清華大學出版社 [4] ／FPGA 可編程器件應用與開發(fā)[M].北京:國防工業(yè)出版社,2003附錄 library ieee。所用同學一起動手的場景營造了一種濃濃的學習氣氛讓我感受頗深。想好方案之后就是如何將方案付諸實施的過程，這個過程需要細心和耐心，否則很容易出現(xiàn)小差錯最終導致整個設(shè)計的失敗，因此此環(huán)節(jié)鍛煉了我們的耐心。 很多問題看似簡單，實則不然，需要經(jīng)過認真細心的觀察和思考才能領(lǐng)會到其中的本質(zhì)，比如這次課程設(shè)計中我們遇到的有關(guān)延時電路模塊的設(shè)計，初看是一個計數(shù)器實現(xiàn)延時的問題，實際上里面隱含了很多的問題：包括延時的子模塊如何組合 、計數(shù)器的進制如何選擇、以及起關(guān)鍵作用的一個或門的設(shè)計，這些都是延時器成敗與否的關(guān)鍵 。 專業(yè)課程不僅是對一個學期以來我們對相關(guān)專業(yè)課程的掌握程度的考查，更是對一個學生專業(yè)素質(zhì)和動手實踐能力的檢驗。最后計數(shù)完畢輸出delay信號與clk相并，控制電燈熄滅。 Clk作為整個電路的時鐘脈沖信號，當有時鐘上升沿到來時，并且 clr處于高電平，此時通過按鍵（相當于觸摸開關(guān)）輸入高電平信號，位于一、二、三樓的電燈依次由callcallcall3激發(fā)點亮，同時，對應的開關(guān)指示燈ledledled3分別變暗，由于試驗箱上沒有變色二極管，此處就以亮代表黃色，暗代表綠色。 系統(tǒng)有關(guān)波形的仿真 波形仿真前設(shè)置 1. 開波形編輯器，選擇Fire—New 命令，在New窗口中選擇 Other Fire選項卡中的Vector Waveform Fire 選項； 2. 設(shè)置仿真時間區(qū)域，選擇Edit—end time 命令，在彈出的窗口中的Time文本框中輸入仿真域時間，本次設(shè)計設(shè)為50微秒；3. 波形文件存盤；4. 將工程 switch 端口信號節(jié)點選入波形編輯器中；5. 編輯輸入波形 ，callcallcall3時鐘周期設(shè)為1秒，clk的時鐘周期設(shè)為2微秒，clr的時鐘周期設(shè)為8微秒； 波形仿真啟動仿真器，觀察的波形如下: 圖4 仿真波形說明 、 通過波形圖，程序設(shè)計中的各輸入輸出端口以及時鐘脈沖的時序關(guān)系可以很清楚的了解到。 編譯完成，出現(xiàn)兩個警告“iming Analysis is analyzing one or more binational loops as latches”這里的loops ,說明出現(xiàn)多個循環(huán)，本程序計數(shù)器部分帶有循環(huán)語句。 4. 設(shè)計文件加入工程中，選擇仿真器、綜合器類型以及目標芯片，然后進行工具設(shè)置，最后結(jié)束設(shè)置 編譯前設(shè)置
畢業(yè)設(shè)計相關(guān)推薦
鄂ICP備17016276號-1