【正文】 如果一個(gè)程序在執(zhí)行前（ CS） =0A7F0H，（ IP） =2B40H，該程序的起始地址=0A7F0H*16+2B40H=0AAA40H。 8086 微 處理器的字長(zhǎng)為 16 位，能直接訪問(wèn)的存儲(chǔ)單元可以是 2 個(gè)字節(jié)。 IBM PC 機(jī)的主存主要有只讀存儲(chǔ)器和隨機(jī)存儲(chǔ)器。這是因?yàn)榈?一個(gè)總線周期通知中斷請(qǐng)示設(shè)備，微處理器準(zhǔn)備響應(yīng)中斷，應(yīng)該準(zhǔn)備好中斷類型碼，第二個(gè)總線周期中，微處理器接收中斷類型碼，以便得到中斷向量，即中斷服務(wù)程序的入口地址。 BHE 的作用是高 8 位數(shù)據(jù)允許， A0=0 是低 8位數(shù)據(jù)允許，在 T1 狀態(tài)時(shí)， BHE 和A0組合起來(lái)表示連接在數(shù)據(jù)總線上的存儲(chǔ)器和 I/O 端口當(dāng)前的數(shù)據(jù)在總線上出現(xiàn)有格式。內(nèi)存分段為程序浮動(dòng)加載創(chuàng)造了條件。 最小模式又是相對(duì)于最大模式，就是在系統(tǒng)中只有一個(gè)處理器，所有的總線控制信號(hào)都有由 8088/8086產(chǎn)生，系統(tǒng)中總線控制邏輯電路少，將 MN/MX*置 1即 為最大模式。 該題 CS=2500H， IP=2l00H，則物理地址 =CS*16+IP=2500H*16+2100H=27100H 最大模式是相對(duì)最小模式而言，系統(tǒng)中包含兩個(gè)或多個(gè)處理品，其中一個(gè)主處理器就是 8088/8086，其它處理器是協(xié)處理器，它是協(xié)助主處理器工作的。它由 4 個(gè)段寄存器（ CS、 DS、 ES、 SS），指令指針寄存器 IP， 20 位地址加法器和 6 個(gè)字節(jié)的指令隊(duì)列組成。它由 4 個(gè)通用寄存器（ AX、 BX、CX、 DX）， 4 個(gè)專用寄存器（ BP、 SP、 SI 和 DI），標(biāo)志寄存器和算術(shù)邏輯部件組成。 （ 2） 外部數(shù)據(jù)總線位數(shù)不同， 8086 為 16 位 AD0~AD15， 8088 為 AD0~AD7 （ 3） 34 腳和 28 腳功能不同， 34 腳 8086中是數(shù)據(jù)總線允許 BHE /S7， 8088 是 SSO ，28 腳， 8086 是 M/IO ， 8088 是 IO/M 8086 從功能上可分為執(zhí)行單元和總線接口單元。 答：（ 1） .執(zhí)行一條指令所需要的時(shí)間稱為指令周期 ；（ 2） .一個(gè) CPU同外部設(shè)備和內(nèi)存儲(chǔ)器之間進(jìn)行信息交換過(guò)程所需要的時(shí)間稱為總線周期 ；（ 3） .時(shí)鐘脈沖的重復(fù)周期稱為時(shí)鐘周期 ；（ 4） .一個(gè)指令周期由若干個(gè)總線周期組成，一個(gè)總線周期又由若干個(gè)時(shí)鐘周期組成 ；（ 5） . 8086CPU 的總線周期至少由 4 個(gè)時(shí)鐘周期組成 ；（ 6） .總線周期完成一次數(shù)據(jù)傳輸包括：傳送地址，傳送數(shù)據(jù) ；（ 7） 等待周期 在等待周期期間，總線上的狀態(tài)一直保持不變 ；（ 8） 空閑周期 總線上無(wú)數(shù)據(jù)傳輸操作 8088CPU 和 8086CPU內(nèi)部寄存器都是 16 位，數(shù)據(jù)總線都有是 16位，地址總線都有是20 位，指令系統(tǒng)相同。 5. 8086CPU從功能上分為幾部分 ?各部分由什么組成 ?各部分的功能是什么 ? 6. 8086系統(tǒng)中的物理地址是如何得到的 ?假如 CS=2500H， IP=2l00H，其物理地址是多少 ? 7. 什么是最大模式 ?什么是最 小模式 ?用什么方法將 8086/8088 置為最大模式和最小模式 ? 8. 存儲(chǔ)器分段組織有何優(yōu)越性 ? 9. 試述 BHE與 A0組合如何選擇數(shù)據(jù)字 ? . .. 10. CPU響應(yīng)中斷時(shí)，為什么要執(zhí)行兩個(gè)連續(xù)的中斷響應(yīng)周期 ? 11. 答案： 一、填空題 4 個(gè)通用寄存器、 4 個(gè)專用寄存器、 1 個(gè)標(biāo)志寄存器和算術(shù)邏輯部件 1 個(gè)總線、 2 個(gè)總線 64K M/IO 設(shè)計(jì) 二、 單項(xiàng)選擇題 B C C D B D B D A D 三、簡(jiǎn)答題 答案：微處理器由兩部分組成，總 線接口單元和執(zhí)行單元 8086CPU的最小方式和最大方式的區(qū)別是： 最小方式， MN/MX接 +5V(MX為低電平 )，用于構(gòu)成小型單處理機(jī)系統(tǒng) ， 支持系統(tǒng)工作的器件： (1)時(shí)鐘發(fā)生器， 8284A， (2)總線鎖存器，74LS373， (3)總線收發(fā)器， 74LS245， 控制信號(hào)由 CPU提供 。 3. 論述指令周期、機(jī)器周期和時(shí)鐘周期間的關(guān)系。 A、存貯器 B、 I/O接口 C、 I/O設(shè)備 D、 CPU 在 8086和 8088匯編語(yǔ)言中，一個(gè)字能表示的有符號(hào)數(shù)的范圍是 B A、 32768≤ n≤ 32768 B、 32768≤ n≤ 32767 C、 65535≤ n≤ 65535 D、 65536≤ N≤ 65535 80386微型計(jì)算機(jī)是 32 位機(jī)，根據(jù)是它的 D 。 D、一個(gè)指令周期包括幾個(gè)時(shí)鐘周期，一個(gè)時(shí)鐘周期包括幾個(gè)機(jī)器周期。 B、一個(gè)機(jī)器周期包括幾個(gè)指令周期，一個(gè)指令周期包括幾個(gè)時(shí)鐘周期。 . .. 二、單項(xiàng)選擇題 微型計(jì)算機(jī)的性能主要 由 B 來(lái)決定。 8086微處理機(jī)在最小模式下，用 M/IO 來(lái)控制輸出地址是訪問(wèn)內(nèi)存還是訪問(wèn) I/O。 8086CPU 從偶地址訪問(wèn)內(nèi)存 1個(gè)字時(shí)需占用 1 個(gè)總線 周期，而從奇地址訪問(wèn)內(nèi)存 1個(gè)字操作需占用 2個(gè)總線 周期。其中 DADD DADD2 和 SUM 均為雙字類型， DADD1 賦值為 98765， DADD2賦值為 15893。 答： 所求程序?yàn)椋? Code SEGMENT ASSUME CS:code Start: MOV DL, 42H . .. MOV AH, 2 INT 21H MOV DL, 45H MOV AH, 2 INT 21H MOV DL, 4CH MOV AH, 2 INT 21H MOV DL, 4CH MOV AH, 2 INT 21H MOV DL, 7 MOV AH, 2 INT 21H MOV AH, 4CH INT 21H Code ENDS END Start X_SEG、附加段 Y_SEG 和堆棧段 Z_SEG 中分別定義了字變量 X、 Y 和 Z，試編制一完整的程序計(jì)算 X+Y+Z，并將結(jié)果送 X。或第一個(gè)偽指令語(yǔ)句不變，而將第二個(gè)偽指令語(yǔ)句改寫(xiě)為： VAR2 DB 61H， 62H， 63H， 64H， 65H， 66H， 67H， 68H， 69H， 6AH (1)數(shù)據(jù)段的位置從 0E000H 開(kāi)始 ，數(shù)據(jù)段中定義一個(gè) 100 字節(jié)的數(shù)組，其類型屬性既是字又是字節(jié)； (2)堆棧段從小段開(kāi)始，段組名（類別名）為 STACK； (3)代碼段中指定段寄存器，指定主程序從 1000H 開(kāi)始，給有關(guān)段寄存器賦值； (4)程序結(jié)束。 DB 或 DW 改寫(xiě)下述兩語(yǔ)句中 的某一個(gè)，使它們?cè)诖鎯?chǔ)器中有完全相同的存儲(chǔ)情況。應(yīng)改為 : SUB AL, BYTE PTR W_OP3+7 (19)MOV AX,BX SHL 2 錯(cuò)， SHL 只能對(duì)常量進(jìn)行運(yùn)算 ,左邊不能使用寄存器 (20)MOV BX,W_OP3 AND 8FD7H 錯(cuò)， AND 只能對(duì)常量進(jìn)行運(yùn)算 ,左邊不能使用變量 DATA SEGMENT ?? VAR2 DW 10H， 7889H ?? VAR5 DB 20H， 0 ADRR DW VAR2， VAR5 DATA ENDS 為使 ADRR 字存儲(chǔ)單元中存放內(nèi)容為“ 0010H”， ADRR＋ 2 字存儲(chǔ)單元中存放內(nèi)容為“ 0020H”，上述省略號(hào)位置應(yīng)分別填寫(xiě)一條什么語(yǔ)句？說(shuō)明理由。應(yīng)改為 : MOV AX, W_OP1 ADD AX, W_OP2 . .. (17)MOV AX,W_OP3W_OP4+100 正確 ,源操作數(shù)為兩個(gè)標(biāo)識(shí)符（地址）相減再加一數(shù)，匯編時(shí)得到一個(gè)數(shù)。 應(yīng)改為 : MOV WORD PTR OP1,DS (15)MOV SP, OP2[BX][SI] 錯(cuò) ，源操作數(shù)為字節(jié)類型，目的操作數(shù)為字類型，二者不一致。 應(yīng)改為 : MOV AX, W_OP4 ADD W_OP3, AX (13)MOV AX, W_OP3[DX] 錯(cuò)，不能用 DX寄存器間接尋址。 應(yīng)改為 : CMP AX, WORD PTR OP2 (11)MOV W_OP3[BX+4*3][DI], SP 正確。應(yīng)改為 : CMP BYTE PTR W_OP3+1,25 (9)CMP OP1, OP2 錯(cuò)，源操作數(shù)和目的操作數(shù)均為內(nèi)存單元，不允許。應(yīng)改為 : LEA BX,[SI+200H] (7)MOV OP2,[BX] 錯(cuò)，源操作數(shù)和目的操作數(shù)均為內(nèi)存單元，不允許。顯然 ,原意應(yīng)為寄存器間接尋址 ,故應(yīng)改為 : MOV AX,WORD PTR ES:[BX] (5)MOV BYTE PTR [BX], 1000 錯(cuò)，源操作數(shù)為字類型，目的操作數(shù)為字節(jié)類型，二者不一致。 (3)MOV AX, WORD PTR [SI][DI] 錯(cuò)，源操作數(shù)尋址方式有問(wèn)題。 (5) 將數(shù)據(jù)段中以 BX為偏移地址的連續(xù)四個(gè)單元的內(nèi)容顛倒過(guò)來(lái)的程序段是： MOV AL,[BX] ； 數(shù)據(jù)段中 BX為偏移地址的字單元內(nèi)容送 AX XCHG AL,[BX+3] ；數(shù)據(jù)段中 BX+3 為偏移地址的字單元內(nèi)容與 AX的內(nèi)容交換 MOV [BX],AL ；數(shù)據(jù)段中 BX+3 為偏移地址的字單元內(nèi)容送 BX為偏移地址的字單元 MOV AL,[BX+1] ；數(shù)據(jù)段中 BX+1 為偏移地址的字單元內(nèi)容送 AX XCHG AL,[BX+2] ；數(shù)據(jù)段中 BX+2 為偏移地址的字單元內(nèi)容與 AX的內(nèi)容交換 MOV [BX+1],AL ；數(shù)據(jù)段中 BX+2 為偏移地址的字單元內(nèi)容送 BX+1 為偏移地址的字單元 (6)將 BX 中的四位壓縮 BCD 數(shù)用非壓縮 BCD 數(shù)形式順序放在 AL、 BL、 CL、 DL中的程序段是： MOV DL,BL ；四位壓縮 BCD數(shù)的低位字節(jié)送 DL AND DL,0FH ； DL 的高 4 位清零，得四位非壓縮 BCD數(shù)的最低位，放入 DL中 MOV CL,4 ；設(shè)置移位位數(shù) 4 SHR BX,CL ； BX 中的數(shù)據(jù)邏輯右移 4 位，使四位壓縮 BCD 數(shù)的次低位位于 BL的低 4 位 MOV CH,BL ；將 BL 的內(nèi)容暫存到 CH中保留 AND CH,0FH ； CH 的高 4 位清零，得四位非壓縮 BCD數(shù)的次低位，放 CH 中 MOV CL,4 ；設(shè)置移位位數(shù) 4 . .. SHR BX,CL ； BX 中的數(shù)據(jù)邏輯右移 4 位，使四位壓縮 BCD 數(shù)的次高位位于 BL的低 4 位 MOV AL,BL ；將 BL 的內(nèi)容暫存到 AL中保留 AND BL,0FH ； BL 的高 4 位清零，得四位非壓縮 BCD數(shù)的次高位，放 BL 中 MOV CL,4 ；設(shè)置移位位數(shù) 4 SHR AL,CL ；使四位壓縮 BCD 數(shù)的最高位位于 AL 的低 4 位，得四位非壓縮 BCD數(shù)的次高 ；位，放入 BL中 MOV CL,CH ；將四位非壓縮 BCD數(shù)的次低位移入 CL 中 OP1， OP2 是已經(jīng)用 DB 定義的變量 , W_OP3 和 W_OP4 是已經(jīng)用 DW定義的變量，判斷下列指令書(shū)寫(xiě)是否正確？如有錯(cuò)誤，指出錯(cuò)在何處？并寫(xiě)出正確的指令（或程序段）實(shí)現(xiàn)原錯(cuò)誤指令期望實(shí)現(xiàn)的操作 ((19)、 (20)不改 )。 答： (1)雙字減法的程序段是： MOV AX， 2A79H ；被減數(shù)的低位字送 AX SUB AX， 345FH ；低位字相減，結(jié)果送 AX MOV BX， 7B1DH ；被減數(shù)的高位字送 BX SBB BX， 53E2H ；高位字相減處并減去低位字相減產(chǎn)生的借位，結(jié)果送 BX (2)使用移位指令實(shí)現(xiàn)一個(gè)字乘 18的程序段是： MOV AX， 05F7H ；被乘數(shù)送 AX SHL AX， 1 ；被乘數(shù)乘以 2，結(jié)果在 AX 中 MOV BX， AX ；被乘數(shù)乘以 2的結(jié)果暫存到 BX MOV CL， 3 ；設(shè)置移位位數(shù) 3 SHL AX， CL ；被乘數(shù)再乘以 8（共乘以 16），結(jié)果在 AX 中