最新vhdl課程設計數(shù)字鐘(參考版)
2025-07-02 02:04本頁面
【正文】 9。后來又用了out驗證，結果是正確的。第一次測試時，分秒時是獨立走數(shù)字的，原來是沒有考慮到秒和分的進位問題。心得體會實驗分頻部分由于在上學期學習時對這一實驗的原理了解并不是很深，所以在設計分頻程序時不知如何下手，通過對實驗書的《數(shù)控分頻器的設計》實驗的研究寫出的一個8分頻的程序，即對輸入的時鐘信號進行8分頻，輸入的為8HZ，則秒脈沖達到了1HZ，剛好一秒使秒加1。按鍵5（rst）后，計時停止，可以用鍵1分別對小時、分、秒進行重新設置時間數(shù)碼管顯示為設置的新時間，再按鍵5（rst）后，系統(tǒng)就再設置的時間上開始計數(shù)。配置文件下載成功后，clock2選擇8HZ。5. 硬件測試. 引腳設置選擇電路系統(tǒng)的電路模式7，引腳分配分別為：主頻時鐘clk1接clock2（第17引腳）；setsec、setmin、sethour分別接鍵鍵鍵（PIO0、PIOPIO6分別對應第7腳）；rst接鍵5（PIO4對應第5腳）；sec1【3...0】由數(shù)碼管2顯示，分別接PIO2PIO2PIO2PIO20（對應第50、4447腳）、sec0【3..0】由數(shù)碼管1顯示，分別接PIO1PIO1PIO1PIO16（對應第4439腳）；min1【3..0】由數(shù)碼管5顯示，分別接PIO3PIOPIO2PIO28（對應第7770、69腳）；min0【3..0】由數(shù)碼4來顯示，分別接PIO2PIO2PIO2PIO24（對應第66551腳）；hr1【3..0】由數(shù)碼管8顯示，分別接PIO3PIO3PIO3PIO36（對應第84,8777腳）；hr0【3..0】由數(shù)碼管7顯示，分別接PIO3PIO3PIO3PIO32（對應第77773腳）；speaker由D8顯示，接PIO47（對應第106腳）； 配置文件下載將編譯產生的SOF格式配置進FPGA中，打開編程窗和配置文件，將實驗系統(tǒng)和并口通信線連接好，打開電源。設置rst為低電平，即外部不能校時，可以看到秒低位sec0從0到9后，秒高位sec1加1，sec1從0加到5，分和小時類似。④報時功能：當分為59，秒到51開始每隔一秒讓揚聲器響一次。注釋：①分頻模塊：根據(jù)《EDA技術與VHDL》中的實驗4—7《數(shù)控分頻器的設計》設計，其功能就是當在輸入端給定不同輸入數(shù)據(jù)時，將對輸入的時鐘信號有不同的分頻比，而本實驗用count從00—10就使輸入的時鐘信號做一次翻轉，從而到達了8分頻的效果。 end process。 end if。039。139。139。 if clk139。 hr1=h1。 min1=m1。 sec1=s1。 end if。 end if。end if。 end if。 if h0=0100and h1=0010 then h1:=0000。 if h0=1010 then h0:=0000。 if m1=0110 then m1:=0000。 if m0=1010 then m0:=0000。 if s1=0110 then s1:=0000。秒，分、時的計時注釋見③ if s0=1010 then s0:=0000。 end if。
環(huán)評公示相關推薦
鄂ICP備17016276號-1