數(shù)控步進(jìn)直流穩(wěn)壓電源的設(shè)計(jì)與制作論文(參考版)
2025-07-01 14:46本頁面
【正文】 參考文獻(xiàn)[1]趙亮，.[M]北京:人民郵電出版社,2003[2]曲學(xué)基,王增福,.[M]北京:電子工業(yè)出版社,2003[3].[M]北京:電子工業(yè)出版社,2005[4]張毅剛,.[M]哈爾濱:哈爾濱工業(yè)大學(xué)出版社,2004[5]那文鵬,.[M]北京:人民郵電出版社,2004附 錄附錄1 元件數(shù)量清單序號(hào)元件類別數(shù) 量備 注1電阻21R3功率在3W以上2電位器33電容23其中電解電容9支4集成電路6含光電耦合器1片5整流二極管86開關(guān)二極管27穩(wěn)壓二極管28發(fā)光二極管29蜂鳴器15V，通電連續(xù)鳴響10保險(xiǎn)管311變壓器212三極管2 合計(jì)數(shù)量75附錄2 單片機(jī)最小系統(tǒng)原理圖附錄3 模塊電路原理圖附錄4 單片機(jī)最小系統(tǒng)PCB附錄5 模塊電路PCB附錄6 操作說明：1. 上電之后，顯示5V，按“+”“”可以實(shí)現(xiàn)步進(jìn)，2. 按下F1可以切換電流的顯示23第 23 頁 共 23 頁。 在本次設(shè)計(jì)的過程中，遇到了許多困難和意料之外的事情，設(shè)計(jì)進(jìn)度比較慢，但通過仔細(xì)的分析和進(jìn)行多方面的調(diào)整后解決了問題。在系統(tǒng)設(shè)計(jì)過程中，力求硬件電路參數(shù)合理，線路簡單，發(fā)揮軟件編程靈活的特點(diǎn)，通過多次的調(diào)試，不斷提高系統(tǒng)的精度和電流的穩(wěn)定性，來滿足系統(tǒng)設(shè)計(jì)的要求。 過流保護(hù)功能測試在輸出電壓為5V的情況下，調(diào)節(jié)負(fù)載大小，LED2應(yīng)點(diǎn)亮，蜂鳴器LS應(yīng)發(fā)出報(bào)警聲。經(jīng)測試符合要求。經(jīng)測試誤差不大。經(jīng)測試符合要求。經(jīng)測試符合要求。 DAC0832(adc1/)。 //單通道模式，CH0 adc = adc**2。 } if (adc10) { adc1=adc1200。 } } } if ( ADDJIAN==0){ Delay1mS(100)。 if ( ADDJIA==0) { if (adc1==5000) { adc1=5000。 unsigned int adc1。 DA_DP = dat。 DAXFER = 0。 }void DAC0832(unsigned char dat){ DAILE = 1。//拉高數(shù)據(jù)端,回到初始狀態(tài) if(dat == ndat) return(dat)。//拉高CS端,結(jié)束轉(zhuǎn)換 ADCLK = 0。 if(ADDO == 1) ndat |= 0x80。//拉低時(shí)鐘端形成一次時(shí)鐘脈沖 _nop_()。 _nop_()。 ADCLK = 1。i 7。 //記錄D0 if(ADDO == 1) ndat |= 0x80。 dat |= ADDO。//拉低時(shí)鐘端形成一次時(shí)鐘脈沖 _nop_()。 _nop_()。 ADCLK=1。i 8。//控制命令結(jié)束(經(jīng)試驗(yàn)必需) dat = 0。 ADCLK = 0。//拉高CLK端 _nop_()。 ADDI = channel。//拉低CLK端,形成下降沿2 _nop_()。 _nop_()。 ADCLK = 1。 ADDI = mode。//拉低CLK端,形成下降沿1 _nop_()。 _nop_()。 //第1個(gè)下降沿為高電平 ADCLK = 1。 _nop_()。 ADCS = 0。}unsigned char ADC0832(bit mode,bit c
規(guī)章制度相關(guān)推薦
鄂ICP備17016276號(hào)-1