【正文】 功能輸出標(biāo)志 。 功能 輸出 FLAG_N: OUT STD_LOGIC。 (仿真時(shí)用 )鍵盤掃描序列 DATA_N: OUT STD_LOGIC_VECTOR(3 DOWNTO 0)。 系統(tǒng)原始時(shí)鐘脈沖 (1kHz) KEY_IN: IN STD_LOGIC_VECTOR(2 DOWNTO 0)。 USE 。 USE 。 注：為便于仿真時(shí)觀察有關(guān)中間結(jié)果， 程序中增加了一些觀測(cè)點(diǎn)的輸出，調(diào)試好后程序中的相應(yīng)語(yǔ)句會(huì)注釋掉或作相應(yīng)修改。 D_OUT1 = NOT Q1 。 0 = Q0。 DD1 = D1。 END PROCESS 。 D1 = D0。139。 PROCESS (CLK) BEGIN IF CLK39。 U1: DCFQ PORT MAP (CLK = CLK, CLRN = INV_D, PRN = VCC, D =VCC , Q = Q0)。 。 BEGIN VCC = 39。 28 SIGNAL Q0, Q1 : STD_LOGIC 。 END COMPONENT DCFQ。 ARCHITECTURE ART OF DEBOUNCING IS COMPONENT DCFQ IS PORT(CLK, CLRN, PRN, D: IN STD_LOGIC。 D_OUT, D_OUT1: OUT STD_LOGIC )。 ENTITY DEBOUNCING IS PORT(D_IN, CLK: IN STD_LOGIC。 LIBRARY ALTERA。 LIBRARY IEEE。 END PROCESS 。 THEN Q =D。EVENT AND CLK=39。139。039。139。039。139。039。 END ENTITY DCFQ 。 ENTITY DCFQ IS PORT(CLK, CLRN, PRN, D: IN STD_LOGIC。 圖 412 密碼鎖的整體組裝設(shè)計(jì)原理圖 顯示緩存器 多路選通器 時(shí)鐘發(fā)生器 七段譯碼器 掃描信號(hào) 發(fā)生器 26 第 5 章 系統(tǒng)的程序?qū)崿F(xiàn) 鍵盤輸入去抖電路的 VHDL 源程序 圖 51 輸入去抖電路框圖 LIBRARY IEEE。 由于 密碼鎖顯示電路的設(shè)計(jì)比較簡(jiǎn)單，這里直接采用四個(gè) 47 譯碼器來(lái)實(shí)現(xiàn)。該顯示電路的工作過(guò)程如下 :寄存器所存儲(chǔ)的數(shù)據(jù)經(jīng)由數(shù)據(jù)選擇器送到譯碼電路，將其轉(zhuǎn)換成七段顯示器的顯示碼，轉(zhuǎn)送到七段顯示器，數(shù)據(jù)選擇與顯示管選擇必須同步 .由于設(shè)計(jì)的是 4 位數(shù)的數(shù)字密碼鎖， 1 位十進(jìn)制數(shù)需要 4 個(gè)二進(jìn)制位表示，所以寄存器必須是 16 位的。多路選通器用于從顯示 緩存器中選擇出某一個(gè) LED 的內(nèi)容用于顯示。 輸入文字模式 開(kāi)始輸入 4 位數(shù)字，在輸入數(shù)字時(shí)可能使用到清除鍵 上鎖工作模式 清除原先存儲(chǔ)于組件中的密碼 輸入舊密碼后變更密碼 將新密碼回存于存儲(chǔ)組件中 密碼鎖激活上鎖 開(kāi)鎖工作模式 檢查輸入的密碼是否有效 核對(duì)輸入密碼是否有效 都正確后解除電鎖 第 4 章 系統(tǒng)的原理設(shè)計(jì) 25 圖 411 輸出部分結(jié)構(gòu)框圖 其中顯示緩存器是 1 個(gè)存儲(chǔ)量為 16 位的寄存器，它用于存儲(chǔ) LED 顯示的內(nèi)容。但是在實(shí)際操作中，難免會(huì)有按錯(cuò)鍵的情況發(fā)生，使得“清除輸入”功能使用的機(jī)率很高，所以本設(shè)計(jì)中共設(shè)置了兩個(gè)功能按鍵，其中“解除電鎖”和“清除輸入”共用一個(gè)功能按鍵，另一個(gè)功能 按鍵是“激活電鎖”。 (7) 萬(wàn)用密碼： 電子密碼 鎖維護(hù)者使用。 (5) 密碼核對(duì)：在密碼更改，開(kāi)鎖之前必須先核對(duì)密碼。 (3) 激活電鎖鍵：按下此鍵時(shí)可將密碼鎖的門上鎖。 輸入數(shù)字寄存器 預(yù)存密碼寄存器 比較器 按鍵數(shù)字輸入 比較結(jié)果輸出 計(jì)數(shù)器 24 2． 功能按鍵輸入的響應(yīng)控制 (1) 退格鍵：只清除前一個(gè)輸入的數(shù)字。 (2) 假如要更改輸入的數(shù)字，可以按倒退按鍵來(lái)清除前一個(gè)輸入的數(shù)字，或者按清除鍵清除所有輸入的數(shù)字，再重新輸入四位數(shù)。 密碼鎖的控制電路是整個(gè)電路的控制中心，主要完成對(duì)數(shù)字按鍵輸入和功能按鍵輸入的響應(yīng)控制。預(yù)存密碼寄存器也是一個(gè) 16 位的寄存器，負(fù)責(zé)保存密碼。 密碼鎖控制電路的設(shè)計(jì) 輸人電路完成之后，接下來(lái)進(jìn)行電子密碼鎖的控制電路設(shè)計(jì)，如圖 49 所示包括輸入數(shù)字寄存部分，預(yù)存密碼部分和比較部分。所謂的串行輸入 /串行輸出移位寄存器，即數(shù)據(jù)一個(gè)接著一個(gè)依序第 4 章 系統(tǒng)的原理設(shè)計(jì) 23 進(jìn)來(lái)，輸出時(shí)采用先進(jìn)先出的順序，同樣是一個(gè)接著一個(gè)依序輸出。按鍵存儲(chǔ)電路可以使用移位寄存器構(gòu)成。 鍵盤譯碼電路主要負(fù)責(zé)的工作是：首先判斷是否有鍵按下； 若被按下的是數(shù)字按鍵，則解碼成相對(duì)應(yīng)的 BCD 碼，若被按下的是功能按鍵，則解碼成四位數(shù)的碼字，有密碼鎖控制電路做相應(yīng)的動(dòng)作。 數(shù)字按鍵主要是用來(lái)輸入數(shù)字的，但是鍵盤所產(chǎn)生的輸出， 也就是掃描回復(fù)信號(hào)，是無(wú)法直接拿來(lái)用做密碼鎖控制電路的輸入的；另外，不同的按鍵（數(shù)字按鍵和功能按鍵）具有不同你功能，所以必須有鍵盤譯碼電路來(lái)規(guī)劃每個(gè)按鍵的輸出形式，以便執(zhí)行相應(yīng)的動(dòng)作。最后，由于 D_OUT的信號(hào)輸出時(shí)間寬度過(guò)長(zhǎng)，所以輸出必須再接一級(jí)微分電路后，才接到譯碼電路。 D0=0， D1=1 也是如此。這代表被取樣的 D_IN 信號(hào)能被連續(xù)取樣到兩次 0，此時(shí)認(rèn)定它已經(jīng)穩(wěn)定地放掉按鈕。這代表被取樣的 D_IN 信號(hào)能被連續(xù)取樣到兩次 1，此時(shí)認(rèn)定它已經(jīng)穩(wěn)定地按下按鈕。 ③ 在觸發(fā)器之前，接上 ANDNOT 之后， SR 的組態(tài)如表 42 所示。以取樣信號(hào) CLK 的周期為 8 ms 計(jì)，則可以 取樣到6 次。 彈跳消除電路的實(shí)現(xiàn)原理如圖 48 所示，先將鍵盤的輸入信號(hào) D_IN 作 為電路的輸入信號(hào)， CLK 是電路的時(shí)鐘脈沖信號(hào)，也就是取樣信號(hào)， D_IN 經(jīng)過(guò)兩級(jí) D觸發(fā)器延時(shí)后再使用 RS 觸發(fā)器處理。 圖 47 調(diào)整抽樣頻率后得到的抽樣結(jié)果 因此必須加上彈跳消除電路，避免誤操作信號(hào)的發(fā)生。 20 從圖 46 中可以觀察出彈跳現(xiàn)象產(chǎn)生的原因，雖然只是按下按鍵一次然后放掉，然而實(shí)際產(chǎn)生的按鍵信號(hào)卻不止跳 動(dòng)一次，經(jīng)過(guò)取樣信號(hào)的檢查后，將會(huì)造成誤判斷，以為鍵盤按了兩次。 (3) 彈跳消除電路 由于本設(shè)計(jì)中采用的矩陣式鍵盤是機(jī)械開(kāi)關(guān)結(jié)構(gòu)，因此在開(kāi)關(guān)切換的瞬間會(huì)在接觸點(diǎn)出現(xiàn)信號(hào)來(lái)回彈跳的現(xiàn)象，對(duì)于電子密碼鎖這種靈敏度較高的電路這種彈跳將很可能會(huì)造成誤動(dòng)作輸入，從而影響到密碼鎖操作的正確性。 (2) 鍵盤掃描電路 掃描電路的作用是用來(lái)提供鍵盤掃描信號(hào) (表 1 中的 KY3～ KY0)的，掃描信號(hào)變化的順序依次為 1110－ 1101－ 1011－ 0111－ 1110?? 依序地周而復(fù)始。若輸入時(shí)鐘為CLK， N 位計(jì)數(shù)器的輸出為 Q[N1..0]，則 Q(0)為 CLK 的 2 分頻脈沖信號(hào)， Q(1)為 CLK 的 4 分頻脈沖信號(hào)， Q(2)為 CLK 的 8 分頻脈沖信號(hào) ?? Q(N1)為 CLK 的2N 分頻脈沖信號(hào) ； Q(5 DOWNTO 4)取得的是一個(gè)脈沖波形序列，其值依次為 00— 01— 10— 11— 00— 01 周期性變化，其變化頻率為 CLK 的 25分頻，也就是 32 分頻。 當(dāng)一個(gè)系統(tǒng)中需要使用多種操作頻率的脈沖波形時(shí)，最方便的方法之一就是利用一個(gè)自由計(jì)數(shù)器來(lái)產(chǎn)生各種需要的頻率。 表 41 按鍵位置與數(shù)碼關(guān)系 KY3~KY0 1110 1110 1110 1101 1101 1101 1011 1011 1011 0111 0111 0111 KX2~KX0 011 101 110 011 101 110 011 101 110 011 101 110 按鍵號(hào) 1 2 3 4 5 6 7 8 9 * 0 若從 KX2~KX0 讀出的值皆為 1 時(shí)，代表該列沒(méi)有按鍵被按下，則不進(jìn)行按鍵譯碼的動(dòng)作，反之，如果有按鍵被按下時(shí)，則應(yīng)將 KX2~KX0 讀出的值送至譯碼電路進(jìn)行編碼。 每 一次掃描一排，依次地周而復(fù)始，例如現(xiàn)在的掃描信號(hào)為 1011，代表目前正在掃描 9 這一排的按鍵，如果這排當(dāng)中沒(méi)有按鍵被按下的話，則由 KX2~KX0 讀出的值為 111；反之當(dāng) 7 這個(gè)按鍵被按下的話，則由 KX2~KX0 讀出的值為 011。 數(shù)字鍵盤 門禁開(kāi)啟 等待下次輸入 內(nèi)部安鍵解除報(bào)警 按鍵開(kāi)鎖 密碼輸入 密碼正確 密碼錯(cuò)誤 報(bào)警器鳴叫 指示黃亮燈 指示紅亮燈 指示綠亮燈 3 次 18 圖 45 4 3 矩陣式鍵盤的面板配置 鍵盤上的每一個(gè)按鍵其實(shí)就是一個(gè)開(kāi)關(guān)電路，當(dāng)某鍵被按下時(shí)，該按鍵的接點(diǎn)回呈現(xiàn) 0 的狀態(tài)，反之，未被按下時(shí)呈現(xiàn)邏輯 1 的狀態(tài)。 圖 44 密碼鎖的輸入電路框圖 1． 矩陣式鍵盤的工作原理 矩陣式鍵盤是一種常見(jiàn)的輸入裝置，在日常的生活中，矩陣式鍵盤在計(jì)算機(jī)、電話、手機(jī)、微波爐等各式電子產(chǎn)品上已經(jīng)被廣泛應(yīng)用。 由于外圍電路 （紅黃綠燈，報(bào)警器）較為復(fù)雜，我只能簡(jiǎn)單的設(shè)計(jì)一些思路 。 (3) 七段數(shù)碼管顯示電路主要將待顯示數(shù)據(jù)的 BCD 碼轉(zhuǎn)換成數(shù)碼器的七段顯示驅(qū)動(dòng)編碼（ 數(shù)據(jù)選擇電路 ， BCD 對(duì)七段顯示器譯碼電路 ， 七段顯示器掃描電路 ）。 (1) 密碼鎖輸入電路包括時(shí)序產(chǎn)生電路、鍵盤掃描電路、鍵盤彈跳消除電路、鍵盤譯碼電路等幾個(gè)小的功能電路。 根據(jù)以上選定 的輸入設(shè)備和顯示器件，并考慮到實(shí)現(xiàn)各項(xiàng)數(shù)字密碼鎖功能的具體要求， 密碼鎖結(jié)構(gòu)框圖 如圖 41 所示 。 數(shù)字電子密碼鎖的顯示信息電路可采用 LED 數(shù)碼管顯示和液晶屏幕顯示兩種。雖然機(jī)械式鍵盤存在一些諸如機(jī)械產(chǎn)生的彈跳消除問(wèn)題和機(jī)械部第 4 章 系統(tǒng)的原理設(shè)計(jì) 15 分的接觸等問(wèn)題，但是和觸摸式的 4 3 鍵盤相比，機(jī)械式鍵盤具有低成本、可靠性高、構(gòu)成電路簡(jiǎn)單、技術(shù)成熟和應(yīng)用廣泛等特點(diǎn)，因此將其應(yīng)用到通用數(shù)字電子密碼鎖中還是比較適宜的。 作為通用電子密碼鎖，主要由三個(gè)部分組成：數(shù)字密碼輸入電路 、密碼鎖控制電路和密碼鎖顯示電路。根據(jù)系統(tǒng)要求的功能，以及 FPGA 芯片容量的分級(jí)，本論文選用 ALTERA 公司 MAX7000S 系列的 EPM7128SLC 器件作為主控芯片，它是一種基于乘積項(xiàng)結(jié)構(gòu)的復(fù)雜可編程邏輯器件，它的基本邏輯單元是由一些與、或陣列加上觸發(fā)器構(gòu)成，其中與或陣列完成組合邏輯功能，觸發(fā)器完成時(shí)序邏輯。 (7) 系統(tǒng)報(bào)警：開(kāi)鎖三次失敗后 自動(dòng) 報(bào)警 。 (5) 解除電鎖：按下此鍵會(huì)檢查輸入的密碼是否正確，密碼正確即開(kāi)鎖。 (3) 密碼更改：按下此鍵時(shí)會(huì)將目前的數(shù)字設(shè)定成新的密碼。 系統(tǒng) 設(shè)計(jì)要求 設(shè)計(jì)一個(gè)具有較高安全性和較低成本的通用電子密碼鎖，其具體功能要求如下 ： (1) 數(shù)碼輸入：每按下一個(gè)數(shù)字鍵，就輸入一個(gè)數(shù)值，并在顯示器上的最右方顯示出該數(shù)值，同時(shí)將先前輸入的數(shù)據(jù)依序左移一個(gè)數(shù)字位置。用戶可以根據(jù)不同的配置模式，采用不同的編程方式。 可以說(shuō)， FPGA 芯片是小批量系統(tǒng)提高系統(tǒng)集成度、可靠性的最佳選擇之一。 (4) FPGA 是 ASIC 電路中設(shè)計(jì)周期最短、開(kāi)發(fā)費(fèi)用最低、風(fēng)險(xiǎn)最小的器件之一。 (2) FPGA 可做其它全定制或半定制 ASIC 電路的中試樣片 。 FPGA 采用了邏輯單元陣列 LCA（ Logic Cell Array）這樣一個(gè)新概念，內(nèi)部包括可配置邏輯模塊 CLB（ Configurable Logic Block）、輸出輸入模塊 IOB（ Input Output Block）和內(nèi)部連線（ Interconnect）三個(gè)部分。 FPGA 工作原理 FPGA（ Field－ Programmable Gate Array） ，即現(xiàn)場(chǎng)可編程門陣列，它是在 PAL、GAL、 EPLD 等可編程器件的基礎(chǔ)上進(jìn)一步發(fā)展的產(chǎn)物。幾乎所有應(yīng)用中小規(guī)模通用數(shù)字集成電路的場(chǎng)合均可應(yīng)用 CPLD 器件。 其基本設(shè)計(jì)方法是借助集成開(kāi)發(fā)軟件平臺(tái)，用原理圖、硬件描述語(yǔ)言等方法，生成相應(yīng)的目標(biāo)文件，通過(guò)下載電纜（“在系統(tǒng)”編程）將代碼傳送到目標(biāo)芯片中，實(shí)現(xiàn)設(shè)計(jì)的數(shù)字系統(tǒng)。 一種較 PLD 為復(fù)雜的邏輯元件。當(dāng)電路有少量改動(dòng)時(shí)，更能顯示出 FPGA/CPLD 的優(yōu)勢(shì)。所 以，用 FPGA/PLD 試制樣片，能以最快的速度占領(lǐng)市場(chǎng)。所以， FPGA/CPLD 的資金投入小，節(jié)省了許多潛在的花費(fèi)。 FPGA/CPLD 芯片都是特殊的 ASIC 芯片，它們除了具有 ASIC的特點(diǎn)之外，還具有以下幾個(gè)優(yōu)點(diǎn)： (1) 隨著 VlSI(Very Large Scale IC，超大規(guī)模集成電 路 )工藝的不斷提高單一芯片內(nèi)部可以容納上百萬(wàn)個(gè)晶體管， FPGA/CP