【正文】 最后我要感謝我父母、姐姐和哥哥給我無私的關(guān)心和幫助，每次在最艱難的時(shí)候都在無謂的支持我，讓我感受到了愛，讓我有了前進(jìn)的動(dòng)力。其次我要感謝我的同學(xué)和室友們，讓我感受到了人與人之間的友情是多么的重要，在我寫論文的過程中給予我了很多素材，還在論文的撰寫和排版燈過程中提供熱情的幫助，感謝這篇論文所涉及到的各位學(xué)者，本文引用了數(shù)位學(xué)者的研究文獻(xiàn)，如果沒有各位學(xué)者的研究成果的幫助和啟發(fā)，我將很難完成本篇論文的寫作。在未來的研究工作中，還需要針對(duì)不同的應(yīng)用，選擇不同的半導(dǎo)體制造工藝，以高性價(jià)比為目標(biāo)，進(jìn)行相應(yīng)高亮度 LED 驅(qū)動(dòng)芯片的研究和設(shè)計(jì)。線性恒流型高亮度 LED驅(qū)動(dòng)，具有結(jié)構(gòu)簡單、電磁干擾和噪聲低、對(duì)負(fù)載和電源的變化響應(yīng)迅速、尺寸較小及成本低廉等優(yōu)點(diǎn)，適合應(yīng)用于蓄電池供電的照明系統(tǒng)中。圖 PWM 調(diào)光響應(yīng)曲線29第 5 章 總結(jié)與展望高亮度 LED 驅(qū)動(dòng)是目前電源管理芯片市場的研究熱點(diǎn)。28圖 VIN=12V，Temp=40 ℃~200 ℃時(shí)，所有 Corner 下 TOFF 值從 所示波形可以看出，當(dāng) VEN 為低電平時(shí)，芯片停止工作， LED 上的電流為零，有效實(shí)現(xiàn)了負(fù)載隔離；當(dāng) VEN 為高電平時(shí)，芯片恢復(fù)輸出電流，并且LED 電流很快達(dá)到最大值。％，與當(dāng)初設(shè)計(jì)目標(biāo) 5%相比較，有了較好的提高，這表明設(shè)計(jì)的電路在性能上滿足要求，結(jié)果比較滿意。芯片的輸出電流誤差為177。測試原理：Rsense 值設(shè)為 ，也就是將輸出電流設(shè)定為 350mA，負(fù)載為3 個(gè) LED（使用 OSRAM 的 LW_W5SG 超高亮 LED 模型） ，測試仿真電路原理圖，如圖 所示。圖 工藝模型考慮的所有工藝角情況26 仿真結(jié)果采用 Candence Spectre 仿真軟件來進(jìn)行全局仿真，電源電壓都是采用 12V 輸入電壓來驗(yàn)證芯片的性能指標(biāo)的。恰恰是這些寄生參數(shù)會(huì)在電路某些性能中起重要的作用，所以需要在版圖設(shè)計(jì)完成之后加入對(duì)寄生參數(shù)的考慮作進(jìn)一步的仿真和分析，以得到更加真實(shí)的結(jié)果，這個(gè)過程稱之為“后仿真” （Post Simulation ） 。要說明的是，該工藝的工藝角模型分別考慮每一種器件的工藝偏差，組合起來共有 99 種有效組合情況如圖 所示，下面給出的每一個(gè)仿真結(jié)果均是考慮了99 種工藝角組合情況的統(tǒng)計(jì)結(jié)果。圖 中從電源到地之間的箝位管，能夠分流從電源到地的正ESD 電流，并快速將 ESD 電壓箝制到一個(gè)安全電壓水平。圖 中，從 I/O 端口到電源之間的 ESD_D1 二極管是 P+/nwell ESD 二極管，從 I/O 端口到地之間的 ESD_D2 二極管是 N+/sub ESD 二極管，這兩種 ESD 二極管可承受 3k VHBM 電壓，為每一個(gè) I/O 端口到鄰近 I/O48 端口以及到供電電源提供一個(gè)均勻快速的大電流分流通道。其中，芯片的使能端口 EN 的 ESD 保護(hù)電路采用圖 （a ）的設(shè)計(jì)，其余所有端口均采用圖 （b）的設(shè)計(jì)。為避免芯片受 ESD 事件的損害 [15]，版圖設(shè)計(jì)中對(duì)所有的 I/O PAD 設(shè)計(jì)了ESD 保護(hù)電路。不同電路的電源、地分開，以防止干擾；電源線的寄生電阻盡可能減小，避免各電路的電源電壓不一致；盡可能把電容、電阻放在側(cè)旁，有利于提高電路的抗干擾能力。（2）金屬線寬和通孔的設(shè)計(jì)需要滿足工藝規(guī)則對(duì)電流密度的要求，同時(shí)也要仔細(xì)地進(jìn)行優(yōu)化：過寬的線寬會(huì)增加版圖面積，增大寄生電容從而降低高頻性能。另外，本文的版圖設(shè)計(jì)所遵循的主要原則如下 [14]：（1）在版圖布局上應(yīng)精心設(shè)計(jì)以盡可能減小共模噪聲，信號(hào)延遲和串?dāng)_等。而好的版圖設(shè)計(jì)不但本身很少帶來不可靠因素，而且對(duì)工藝上難以避免的問題，也可預(yù)防或減弱其影響。 版圖布局芯片版圖的好壞直接影響芯片制造的成品率及可靠性。設(shè)計(jì)中要注意使基準(zhǔn)電流在各種電源電壓、溫度和工藝角情況下，均能保證調(diào)整管的電流處于安全范圍 [13]。5. 過流保護(hù)電路為保證調(diào)整管在輸出過載或短路時(shí)不會(huì)燒毀，芯片設(shè)計(jì)了過流保護(hù)電路，通過控制調(diào)整管的柵電壓達(dá)到控制輸出電流的目的。4. 整形濾波電路整形濾波電路主要由簡單的RC濾波電路組成，電阻R、電容C的設(shè)置要在整形濾波的效果和電路的響應(yīng)時(shí)間之間折中。為此在使能控制電路中設(shè)計(jì)了電壓鉗位電路，將輸出使能控制信號(hào)的高電平鉗制在5V左右。另外，兩級(jí)放大器要考慮電路的穩(wěn)定性問題，為此在電路中設(shè)計(jì)了密勒補(bǔ)償電路。另外，低電流檢測基準(zhǔn)要求低的輸入共模電平。調(diào)整管的設(shè)計(jì)主要從電路的 LDO特性、電路在完全關(guān)斷時(shí)的漏電流、調(diào)整管的柵極寄生電容（與穩(wěn)定性相關(guān)） 、跨導(dǎo)gm以及Layout 面積等特性出發(fā)，進(jìn)行折中考慮 [12]。 其他電路的設(shè)計(jì)1. 調(diào)整管調(diào)整管作為壓差的負(fù)載器件，要滿足低壓差、大電流等設(shè)計(jì)要求，對(duì)調(diào)整管的選擇要重點(diǎn)考慮。之后，B點(diǎn)電壓迅速上升使N 10導(dǎo)通，將 C點(diǎn)電位拉低。此時(shí)，P 11導(dǎo)通，使該支路的I BIAS3電流注入給電阻R 2。同時(shí)，I BIAS2向C點(diǎn)充電將C點(diǎn)電位拉高，從而關(guān)斷PMOS管P 0。當(dāng)溫度升高到TH時(shí)，A 點(diǎn)電壓等于Q 1的基射極電壓V BE，Q 1導(dǎo)通。隨著溫度的上升，Q 1的VBE 減小。此時(shí)，由于D點(diǎn)電壓為高電平，PMOS管P 11截止。此時(shí)，MOS 管P 0導(dǎo)通將D點(diǎn)電位拉高，經(jīng)過兩級(jí)反相器I NVI NV2 整形后，OTP輸出高電平，過熱保護(hù)電路處于無效狀態(tài)。該電路利用三極管Q1 的VBE隨溫度變化具有負(fù)溫度系數(shù)的特性，實(shí)現(xiàn)對(duì)溫度的檢測，下面具體分析電路的工作原理。電路中的所有偏置電流（IBIAS 1~4）都是由PTAT電流源通過電流鏡復(fù)制得到的，是與絕對(duì)溫度成正比的PTAT電流。 5為Bandgap amp。則R l上的壓降為： ())(.)(2121121 JInVJnqkTRVTE??為熱電壓，k＝10 23J/K是玻爾茲曼常數(shù)，q=10 19庫侖是qTt?電荷量。 （a）理想帶隙單元結(jié)構(gòu) （b）高輸出電壓帶隙電路 帶隙基準(zhǔn)電壓 R 三極管Q Q 2構(gòu)成基準(zhǔn)電壓產(chǎn)生的核心電路。圖 芯片的系統(tǒng)結(jié)構(gòu)圖19 帶隙基準(zhǔn)和穩(wěn)壓輸出電路，同時(shí)性能要滿足各項(xiàng)設(shè)計(jì)指標(biāo)，電路結(jié)構(gòu)應(yīng)盡可能的簡單。根據(jù)芯片的功能及邏輯關(guān)系，從電路角度將其劃分為若干功能子電路。差分檢測放大器、誤差放大器和串聯(lián)調(diào)整管PE組成反饋網(wǎng)絡(luò)，用于調(diào)節(jié)輸出電流。芯片利用CS+ 、CS 之間的檢測電阻 RSENSE來設(shè)定LED 的電流，調(diào)節(jié)電壓設(shè)定為（VCS+－VCS ）=204mV 。正常工作時(shí)， ～30V ，穩(wěn)壓輸出電路產(chǎn)生＋5V穩(wěn)壓輸出，作為其他部分電路的工作電源，且能對(duì)外部元件供電。要分析頻率響應(yīng)，首先應(yīng)建立系統(tǒng)的 AC 小信號(hào)模型。（3）輸出精度穩(wěn)壓電路的輸出精度是由多種因素的變化在輸出端共同作用的體現(xiàn)，主要有輸入電壓變化引起的輸出變化 ΔV LR、負(fù)載變化引起的輸出變化 ΔV LDR、基準(zhǔn)漂移引起的輸出變化 ΔVref 、誤差放大器失調(diào)引起的輸出變化 ΔVamp、采樣電阻阻值漂移引起的輸出變化 ΔVres、以及工作溫度變化引起的輸出變化 ΔV TC 等等。電壓調(diào)整能力表征輸入電壓變化時(shí)，穩(wěn)壓電路維持輸出在標(biāo)稱值上的能力，該值也是越小越好。線性穩(wěn)壓器的工作原理是：通過誤差放大器、反饋網(wǎng)絡(luò)和調(diào)整管組成的負(fù)反饋環(huán)路調(diào)整輸出電壓，從而使負(fù)載上的直流電壓基本保持不變 [8]。圖 是線性穩(wěn)壓電路的原理框圖。另外，為獲得更大的設(shè)計(jì)靈活性，輸入電壓為 至 30V 時(shí)，5V 穩(wěn)壓輸出可為低功耗應(yīng)用提供高達(dá) 4mA 的負(fù)載電流。然而，芯片內(nèi)部的部分電路，如：過熱保護(hù)電路等，用 VIN 做電源是不恰當(dāng)?shù)?，理由有：?）V IN 可高達(dá) 30V，那么采用 VIN 做電源的電路中，有些器件需要采用高壓模型，這樣既沒有必要，又增加了版圖面積和工藝復(fù)雜度；（2）會(huì)增加電路的靜態(tài)電流；（3）寬輸入范圍的電源要求電路具備低的電壓調(diào)整率，增加了電路設(shè)計(jì)的難度和復(fù)雜度。16對(duì)于本芯片的基準(zhǔn)源電路，除了上述主要性能指標(biāo)之外，還要考慮其噪聲抑制能力、負(fù)載調(diào)整能力、功耗、芯片面積以及設(shè)計(jì)復(fù)雜度等因素。為了保證基準(zhǔn)源電路順利啟動(dòng)，通常要增加啟動(dòng)電路，啟動(dòng)電路設(shè)計(jì)的原則是，既要能保證電路擺脫初始的零穩(wěn)態(tài)，又要保證啟動(dòng)電路不影響電路的正常工作，同時(shí)還要考慮其功耗和電路復(fù)雜性等因素。（3）啟動(dòng)性能和環(huán)路穩(wěn)定性對(duì)于基準(zhǔn)電壓源，還涉及到電路的啟動(dòng)問題。但是隨著頻率的提高，寄生參數(shù)會(huì)導(dǎo)致放大器增益的減小，從而導(dǎo)致電源抑制比的下降，同時(shí)，還可能導(dǎo)致電路的不穩(wěn)定。電源抑制比（PSRR ）就是表征電源抑制能力的交流小信號(hào)參數(shù)，其定義如所示： ())(1outpPOWERARiplePSVoutPOWER???其中 Ripplepower 和 RippleOutput 分別為電源電壓和輸出電壓的小信號(hào)變化量，A V(Power→Output)為輸出電壓對(duì)電源電壓的增益。電壓調(diào)整率表征輸入電源電壓變化時(shí)，基準(zhǔn)電壓保持穩(wěn)定的能力。（2）電源抑制能力對(duì)基準(zhǔn)電壓源而言，輸出電壓應(yīng)保證盡量和輸入電源無關(guān)，也就是要保證盡量高的電源抑制能力。設(shè)計(jì)帶隙基準(zhǔn) [7]，首先要從芯片的整體性能要求出發(fā)，確定帶隙基準(zhǔn)電路要達(dá)到的性能指標(biāo)：（1）基準(zhǔn)電壓溫度系數(shù)基準(zhǔn)電壓源的一項(xiàng)關(guān)鍵性能指標(biāo)就是其電壓溫度系數(shù) αT，它表示由溫度變化而引起的輸出電壓漂移量，簡稱溫漂，單位是 106/℃，其計(jì)算公式如式所示： ()dTVREFT1??帶隙基準(zhǔn)電壓理論上可