【正文】 由于自身水平有限，如有不足之處，請給予指正。對MAX+PLUSⅡ軟件的基礎(chǔ)使用方法更加的熟悉，熟練掌握了數(shù)碼管，GW48 EDA實(shí)驗(yàn)開發(fā)系統(tǒng)的基礎(chǔ)使用方法，并加深對VHDL基本邏輯電路和狀態(tài)機(jī)電路的綜合設(shè)計(jì)應(yīng)用。參考文獻(xiàn)[1] [M].北京：清華出版社，2000：2.[2] ?解惑?經(jīng)典實(shí)例?經(jīng)驗(yàn)總結(jié)[M].北京：北京航天大學(xué)出版社，2005:35，115.[3] [M].西安：西安電子科技大學(xué)出版社，2004：3.[4] —VHDL與數(shù)字系統(tǒng)設(shè)計(jì)[M].北京：電子工業(yè)出版社， 2004：6.[5] [M].北京：科學(xué)出版社，2003：4.[6] [M].西安：西安電子科技大學(xué)出版社，1999：27.[7] 潭會生，[M].西安：西安電子科技大學(xué)出版社，2004：81，233，256.[8] [M].北京：機(jī)械工業(yè)出版社，2005：35，37.[9] [M].北京：科學(xué)出版社，2004：144.[10] 王振紅，[M].北京：清華大學(xué)出版社，2005：122.[11] [M].北京：科學(xué)出版社，2004：17.[12] [M].北京：清華大學(xué)出版社，2005：2125.致謝在設(shè)計(jì)過程中，參考并借鑒了相關(guān)的參考文獻(xiàn)，同時(shí)得到了老師的悉心指導(dǎo)，還有輔導(dǎo)老師為我完成畢業(yè)設(shè)計(jì)論文提供方便，在此表示衷心的感謝。實(shí)驗(yàn)箱有8個(gè)二極管，本設(shè)計(jì)只用了5個(gè)發(fā)光當(dāng)乒乓球臺，還有2個(gè)當(dāng)勝出信號。通過實(shí)驗(yàn)箱GW48模擬乒乓機(jī)，用發(fā)光二極管代表乒乓球臺，最中間的發(fā)光二極管作球網(wǎng)，用點(diǎn)亮的發(fā)光二極管按一定方向移動來表示球的運(yùn)動，用按鈕設(shè)置發(fā)球和接球開關(guān)。接下來就可以在實(shí)驗(yàn)系統(tǒng)上進(jìn)行實(shí)驗(yàn)驗(yàn)證：按“模式選擇鍵”，使“模式指示”顯示“3”，該模式電路結(jié)構(gòu)圖如圖12所示[8]，然后按動“鍵1”、“鍵4”、“鍵5”、“鍵7”、“鍵8”輸入相應(yīng)信號，如果結(jié)果和仿真結(jié)果不一樣，就要根據(jù)流程圖進(jìn)行檢查并修改，直至驗(yàn)證結(jié)果與仿真一致?？蓪⑺O(shè)計(jì)的內(nèi)容下載到芯片中。在將設(shè)計(jì)文件編程配置（對此FPGA下載稱為配置）進(jìn)硬件芯片前，需連接好硬件測試系統(tǒng)。表3 設(shè)計(jì)實(shí)體I/O標(biāo)記設(shè)計(jì)實(shí)體I/O來源/去向插座序號芯片可用資源序號序號RESET鍵1PIO0I/O05STARTA鍵4PIO3I/O38HITA鍵5PIO4I/O49STARTB 鍵7PI06 I/O611HITB鍵8PIO7I/O716AL0數(shù)碼管1PIO16I/O16 27AL1數(shù)碼管1PIO17I/O1728AL2數(shù)碼管1PIO18I/O1829AL3數(shù)碼管1PIO19I/O1930AH0數(shù)碼管2PIO20I/O2035AH1數(shù)碼管2PIO21I/O2136AH2數(shù)碼管2PIO22I/O2237AH3數(shù)碼管2PIO23I/O2338BL0數(shù)碼管3PIO24I/O2439BL1數(shù)碼管3PIO25I/O2547BL2數(shù)碼管3PIO26I/O2648BL3數(shù)碼管3PIO27I/O2749BH0數(shù)碼管4PIO28I/O2850BH1數(shù)碼管4PIO29I/O2951BH2數(shù)碼管4PIO30I/O3052BH3數(shù)碼管4PIO31I/O3153L0D1PIO8I/O817L1D2PIO9I/O918L2D3PIO10I/O1019L3D4PIO11I/O1121L4D5PIO12I/O1222AWINBWIND7D8PIO14I/O1424PIO15I/O1525續(xù)表3設(shè)計(jì)實(shí)體I/O標(biāo)記設(shè)計(jì)實(shí)體I/O來源/去向插座序號芯片可用資源序號序號CLK—CLOCK0IN12圖11 仿真波形圖編程器型號的選擇方法是啟動“Programmer”，選菜單“Option”→“Hardware Setup”，在“Hardware Type”下拉窗中選“ByteBlaster(MV)”，按“OK”即可。然后啟動仿真操作，結(jié)束后可觀察仿真波形。仿真結(jié)果可以確認(rèn)設(shè)計(jì)正確。 （3）運(yùn)行仿真器進(jìn)行仿真：選擇菜單“MAX+PIUSⅡ”→“Simulator”，按下“Simulator”，出現(xiàn)仿真參數(shù)設(shè)置與仿真啟動窗。按集成環(huán)境右邊的“縮小”按鈕，可以隨小波形顯示，以便在仿真時(shí)能夠?yàn)g覽波形全貌。時(shí)鐘信號用鼠標(biāo)點(diǎn)時(shí)鐘信號的“VALUE”區(qū)域，可以將時(shí)鐘信號選中。（2）設(shè)置輸入信號波形：波形觀察左排按鈕是用于設(shè)置輸入信號的，使用時(shí)只要先用鼠標(biāo)在輸入波形上拖一個(gè)需要改變的黑色區(qū)域，然后單擊左排相應(yīng)按鈕即可。其中有全部的輸入信號CLK、RESET、STARTA、HITA、STARTB、HITB，輸出信號L0、LLLLAL0 、ALALALAH0、AHAHAHBL0、BLBLBLBH0、BHBHBHAWIN、BWIN。按右上側(cè)的“List”按鈕，左邊的列表框?qū)⒘⒓戳谐鏊锌梢赃x擇的信號結(jié)點(diǎn)，然后按中間的“=”按鈕，將左邊列表框的結(jié)點(diǎn)全部選中到右邊的列表框。 圖10 乒乓游戲機(jī)頂層文件連接圖 （1）建立仿真波形文件：選擇菜單“File”→ “New”對話框中選擇“Waveform Editor file”，按“OK”后將出現(xiàn)波形編輯器子窗口。在“Pin”右邊的下拉欄中選擇芯片引腳號，然后按下“Add”按鈕，就會在下面的子窗口出現(xiàn)引腳設(shè)定說明語句，當(dāng)前的一個(gè)引腳設(shè)置就加到了列表中。選擇菜單“Assign”→“Device…”在彈出的對話框中的“Device Family”下拉欄中選擇“FLEX10”，然后在“Devices”列表框中選擇芯片型號“EPF10K10PLCC84”，按“OK”。首先通過選擇“MAX+PIUS II” → “Compiler”菜單，進(jìn)入編輯窗。(1)設(shè)置頂層文件：，需要設(shè)置該文件為頂層文件Project(工程文件)。圖9 目標(biāo)芯片頂面圖、綜合、適配，如圖10所示，模塊STATEMACHINE1是狀態(tài)機(jī)/球臺控制，當(dāng)復(fù)位鍵為低電平時(shí)，若A方(STARTA)或B方(STARTB)開始發(fā)球，模塊LIGHT的發(fā)光二極管L0、LLLL4在下降沿來臨時(shí)正向或反向依次點(diǎn)亮，當(dāng)有方得分時(shí)，將啟動加分信號INCREASEA、INCREASEB，同時(shí)啟動記分器模塊COUNTER1，加分情況將通過四個(gè)數(shù)碼管來顯示，并將其反饋回狀態(tài)機(jī)模塊，當(dāng)有一方先達(dá)到21時(shí)，其對應(yīng)的勝分標(biāo)志發(fā)光二極管將被點(diǎn)亮。(9)BL0、BLBLBL3：顯示B方得分情況中個(gè)位上的分值，對應(yīng)數(shù)碼管3分別對應(yīng)芯片引腳34449。(7)AL0、ALALAL3：顯示A方得分情況中個(gè)位上的分值，對應(yīng)數(shù)碼管1，分別對應(yīng)芯片引腳22230。(5)L0、LLLL4：代表乒乓球臺，L2為球網(wǎng)，分別對應(yīng)發(fā)光二極管的DDDDD5，分別對應(yīng)芯片引腳111222。(3)STARTA、STARTB：開球鍵，分別對應(yīng)實(shí)驗(yàn)箱的鍵鍵7，分別對應(yīng)芯片的引腳11。對應(yīng)芯片引腳2。（3）GW48充實(shí)豐富的實(shí)驗(yàn)資源外，還擴(kuò)展了A/D、D/A、VGA視頻、PS/2接口、RS232通信、單片機(jī)獨(dú)立用戶系統(tǒng)編程下載接口、48MHz高頻時(shí)鐘源及在板數(shù)字頻率計(jì)，在其上可完成200多種基于FPGA和CPLD的各類電子設(shè)計(jì)和數(shù)字系統(tǒng)設(shè)計(jì)實(shí)驗(yàn)與開發(fā)項(xiàng)目，從而能使實(shí)驗(yàn)更接近實(shí)際的工程設(shè)計(jì)[8]。其主系統(tǒng)板與芯片板都采用接插式結(jié)構(gòu)，動態(tài)電路結(jié)構(gòu)自動切換工作方式，含有可自動切換的12種實(shí)驗(yàn)電路結(jié)構(gòu)模式。編寫VHDL源程序后，不能將設(shè)計(jì)文本存入根目錄下，本設(shè)計(jì)都存在文件夾CHENLY中，還要注意設(shè)計(jì)文本的后綴名一定是“.VHD”，編寫時(shí)一定要注意實(shí)體名跟設(shè)計(jì)文件名一致，這些是程序能順利進(jìn)行編輯和編譯、邏輯綜合、邏輯適配、編程下載成功的最重要的前提條件。 END PROCESS。 END IF。 則低位加1 ELSE SCOREBL=0000。 高位加1 END IF。 則低位加1 ELSE SCOREBL=0000。139。SCOREA=SCOREA+1。END IF。 則低位加1 ELSE SCOREAL=0000。 高位加1 END IF。 則低位加1 ELSE SCOREAL=0000。139。 SCOREB=0。 SCOREBH=0000。 SCOREAH=0000。139。END。INCREASEA， INCREASEB: IN STD_LOGIC。USE 。 END。 END IF。 ELSE