pcb電源供電系統(tǒng)的分析與設(shè)計(jì)(參考版)
2025-06-28 22:46本頁面
【正文】 Manufacturing Magazine, . [4]Om, , Jin Zhao, Comparative Study on Effectiveness of OnChip, OnPackage and PCB Decoupling for Core Noise Reduction by Using Broadband Power Delivery Network Models, 55th Electronic Components amp。 參考文獻(xiàn) International Technology Roadmap for Semiconductors, 2005 Edition。但顯然采用協(xié)同設(shè)計(jì)概念對整個(gè)系統(tǒng)、芯片封裝電路板的電源供電系統(tǒng)進(jìn)行優(yōu)化分析設(shè)計(jì)是將來發(fā)展的趨勢。但通常，PCB的設(shè)計(jì)師無法獲得芯片和封裝結(jié)構(gòu)的設(shè)計(jì)數(shù)據(jù)以及相應(yīng)的仿真軟件包。 芯片內(nèi)的去耦是很有效的，但代價(jià)卻是要用去芯片內(nèi)寶貴的空間和消耗更多的漏電流。在包括了芯片電源供電系統(tǒng)后，芯片內(nèi)的去耦電容將那些高頻的諧振峰都去掉了，但同時(shí)卻引入了一個(gè)很弱的30MHz諧振峰，見綠線。第一個(gè)諧振峰出現(xiàn)在600MHz到700MHz。到了GHz頻率范圍，芯片內(nèi)電源柵格之間的電容以及芯片內(nèi)的去耦電容是唯一的去耦解決方案。頻率再高，每個(gè)分立去耦電容的寄生電感以及板層和過孔的環(huán)路電感(電容至芯片)將會(huì)極大地降低去耦效果，僅僅通過PCB上放置分立的去耦電容是無法進(jìn)一步降低電源供電系統(tǒng)的輸入阻抗的。因此，對一個(gè)特定的設(shè)計(jì)尋求最佳的去耦解決方案，并使用合適的設(shè)計(jì)軟件以及進(jìn)行大量的電源供電系統(tǒng)的仿真模擬往往是必須的。在板上放置分立的去耦電容使得設(shè)計(jì)師可以靈活地調(diào)整電源供電系統(tǒng)的阻抗，實(shí)現(xiàn)較低的電源地噪聲。 圖5：針對不同結(jié)構(gòu)仿真計(jì)算得到的輸入阻抗。由此可見，通過在PCB上放置分立的去耦電容，電源供電系統(tǒng)在主要的工作頻率范圍內(nèi)可以實(shí)現(xiàn)較低的并且是平滑的交流阻抗響應(yīng)。 例子c的紅線，在板上放置了一些去耦電容后，那個(gè)200MHz的諧振峰被移到了很低的頻率處(20MHz)，并且諧振峰的峰值也降低了很多。這正好對應(yīng)了從集成電路芯片的位置到電源整流模塊處的環(huán)路電感。此頻率的波長正對應(yīng)了電源地平板的尺寸。 從圖中可見，例子a藍(lán)線，在集成電路芯片的位置處觀測到的電源供電系統(tǒng)的輸入阻抗在低頻時(shí)呈現(xiàn)出容性。 b. 電源整流模塊用短路來模擬，沒有去耦電容放置在板上。為了減小阻抗并且消除那些諧振峰，在PCB上放置分立的去耦電容便成為常用的方法。 為了降低電源供電系統(tǒng)的阻抗，應(yīng)
環(huán)評(píng)公示相關(guān)推薦
鄂ICP備17016276號(hào)-1