【正文】 參考文獻(xiàn):[1] Vijay (美). 第三代移動(dòng)通信系統(tǒng)原理與工程設(shè)計(jì)（于鵬等譯）[M]. 北京：電子工業(yè)出版社，2001：1～102.[2] Man Young Rhee(韓). CDMA蜂窩移動(dòng)通信系統(tǒng)與網(wǎng)絡(luò)安全 （袁超偉等譯） [M]. 北京：電子工業(yè)出版社，2002：1～122.[3] Theodore (美). 無線通信原理與應(yīng)用（蔡濤等譯） [M].北京：電子工業(yè)出版社，1999：1～388.[4] 王興亮. 數(shù)字通信原理與技術(shù)[M]. 西安：西安電子科技大學(xué)出版社，2001：13～148[5] 、(美). CDMA系統(tǒng)工程手冊（許希彬）[M]. 北京：電子工業(yè)出版社，2001：206～243.[6] 鄔國揚(yáng). CDMA數(shù)字蜂窩網(wǎng)[M]. 西安：西安電子科技大學(xué)出版社，2000：45～52.[7] 王立寧，樂光新，詹菲. MATLAB與通信仿真[M]. 北京：人民郵電出版社，2000：243～264.[8] 張森，張正亮. MATLAB仿真技術(shù)與實(shí)例應(yīng)用教程[M]. 北京：機(jī)械工業(yè)出版社，2004：120～163.[9] 韓利竹，王華. MATLAB電子仿真與應(yīng)用[M]. 北京：國防工業(yè)出版社，2003：123～166.[10] 邱曉琳，李天柁，弟宇鳴. 基于MATLAB的動(dòng)態(tài)仿真模型與系統(tǒng)仿真工具——Simulink [M]. 西安：西安交通大學(xué)出版社，2003：1～130.44。在后面，I路和Q路的數(shù)據(jù)輸出前極性轉(zhuǎn)換處也出現(xiàn)了問題，不過，我們利用前面的經(jīng)驗(yàn)，很快就解決了問題。同時(shí)，我們在遇到問題時(shí)，我們應(yīng)該從該問題的入口處切入，“順藤摸瓜”的形式來使問題的來源更清晰，從而更容易解決問題。軟件的仿真，尤其是使用里面的模塊來構(gòu)建，我們首先應(yīng)該對該模塊很熟悉，這樣才能很好的對模塊予以運(yùn)用，但對我們剛剛接觸該知識(shí)的人來說，這一點(diǎn)我們是缺乏的。所以，我認(rèn)為，在做自己不是很了解的方向的課題時(shí)，最好還是，先花一定的時(shí)間來確定處理事件的方法和方向還是必要的。剛開始的時(shí)候感覺是無從下手，原因在于：自己對基本理論和MATLAB軟件的不熟悉，所思考的處理方式方向根本就不對，導(dǎo)致白白地浪費(fèi)了很長的一段時(shí)間，什么結(jié)果也沒有出來。5 經(jīng)驗(yàn)總結(jié)在這個(gè)學(xué)期里，通過對CDMA通信系統(tǒng)相關(guān)知識(shí)和MATLAB中的SIMULINK部分的學(xué)習(xí)，使我在通信知識(shí)方面和MATLAB的軟件應(yīng)用方面有了很大的提高，對處理事情的方法也有所提高。使用Double模塊的目的是為了使Unipolar to Bipolar Converter模塊的輸入數(shù)據(jù)按照該模塊的要求達(dá)到匹配，即：數(shù)據(jù)類型為“unit8”，而Double模塊的作用正是使輸入信號(hào)轉(zhuǎn)換為符合要求的數(shù)據(jù)類型。同理可以驗(yàn)證Q路異或輸出數(shù)據(jù)是正確的。仿真數(shù)據(jù)驗(yàn)證： Subsystem的輸出數(shù)據(jù) I路短碼產(chǎn)生器輸出 I路異或輸出 Subsystem讀值 iPN讀值 iXOR讀值Q路短碼產(chǎn)生器輸出 Q路異或輸出 延時(shí)模塊輸出 qPN讀值 qXOR讀值 delay讀值 I路Double輸出 Q路Double輸出 iDouble讀值 qDouble讀值 I路輸出 Q路輸出 iOUT qOUT讀值分析說明： 由于，我們設(shè)置的數(shù)據(jù)均是每4個(gè)二進(jìn)制數(shù)據(jù)輸出，所以，這里觀察到的數(shù)據(jù)均是4個(gè)二進(jìn)制形式的。 1/2延時(shí)模塊的設(shè)置設(shè)置說明：該模塊的目的是將Q路的信號(hào)延時(shí)1/2個(gè)碼片，形成OQPSK調(diào)制和正交分集。Q路短碼產(chǎn)生模塊設(shè)置模塊說明：，我們可以得到Q路的Generator polynomial的值為1 0 1 1 1 0 0 0 1 1 1 1 0 0 1。模塊的設(shè)置： I路短碼產(chǎn)生模塊設(shè)置 Q路短碼產(chǎn)生模塊設(shè)置I路短碼產(chǎn)生模塊設(shè)置說明：，我們可以得到I路的 Generator polynomial的值為：1 0 1 0 0 0 1 1 1 0 1 0 0 0 0 1。通過對上面的每個(gè)模塊的輸出數(shù)據(jù)進(jìn)行對比分析可以知道，我們的設(shè)置與仿真是正確的。數(shù)據(jù)符合理論。當(dāng)然，這里只是驗(yàn)證了，塊交織器輸出的前6位碼序列，其他碼序列的驗(yàn)證方法同這里一樣，這里不再重復(fù)。圖 。查表知該行碼序列為：0101 1010 0101 1010 0101 1010 0101 1010 1010 0101 1010 0101 1010 0101 1010 0101。 仿真數(shù)據(jù)驗(yàn)證： 參考前面的塊交織器輸出的前6位比特?cái)?shù)據(jù)，可以知道，前6位比特?cái)?shù)據(jù)為：101001。 Output frame size:。Polarity:由于Walsh調(diào)制器輸出的數(shù)據(jù)是雙極性的二進(jìn)制序列，而長碼產(chǎn)生的碼序列是單極性的，為了兩者匹配，我們就用極性變換來使達(dá)到目的。從塊交織器輸出的數(shù)據(jù)長度為576個(gè)二進(jìn)制比特，所以這里的設(shè)置為3218=576。其簡單計(jì)算公式為，具體原理見沃爾什函數(shù)部分。其計(jì)算方法從略。的行順序輸出， to Integer Converter模塊的數(shù)據(jù)，我們可以驗(yàn)證我們的仿真過程正確。Bit to Integer Converter模塊仿真輸出 General Block Interleaver模塊仿真輸出 。下面是Bit to Integer Converter模塊仿真輸出的十進(jìn)制數(shù)據(jù)。下面將Matrix交織器的輸出數(shù)據(jù)按照行的順序?qū)懭隱3218]的矩陣中去，表示如下：101001111110010110 110000001100011010011111100101101100000011000111011111101001101011010100100001110111111010011010110101001000011001110011111001101110100000100010011100111110011011101000001000010000111000001101011110010000110100001110000011010111100100001110001011011100101011110110001101100010110111001010111101100011011000110110000010010011010111000110001101100000100100110101110001001010001111111110111111010101000010100011111111101111110101010010110101011110010000010011001110101101010111100100000100110011100101101100001100010010010011011001011011000011000100100100110110 對于第一行數(shù)據(jù)101001111110010110，我們將其轉(zhuǎn)換為十進(jìn)制的數(shù)據(jù)，計(jì)算方法如下：=171926其中表示第一行轉(zhuǎn)化為10進(jìn)制的數(shù)據(jù)符號(hào)。因此，我們的驗(yàn)證也成功。Matrix交織器輸出數(shù)據(jù) (576位) 101001111110010110110000001100011010011111100101101100000011000111011111101001101011010100100001110111111010011010110101001000011001110011111001101110100000100010011100111110011011101000001000010000111000001101011110010000110100001110000011010111100100001110001011011100101011110110001101100010110111001010111101100011011000110110000010010011010111000110001101100000100100110101110001001010001111111110111111010101000010100011111111101111110101010010110101011110010000010011001110101101010111100100000100110011100101101100001100010010010011011001011011000011000100100100110110 Matrix交織器輸出數(shù)據(jù)對照上敘兩組數(shù)據(jù)，我們根據(jù)理論分析知，如果將repeat模塊的輸出數(shù)據(jù)連成576個(gè)比特符號(hào)，同時(shí)也將Matrix模塊的輸出數(shù)據(jù)，按列的形式讀出（也即上敘數(shù)據(jù)按照行順序讀出），并連成576個(gè)比特符號(hào)，那么，我們得到的數(shù)據(jù)應(yīng)該均是576個(gè)比特符號(hào)，而且，他們的排列順序也應(yīng)該完全一致。因?yàn)椋侵貜?fù)模塊輸出后576個(gè)數(shù)據(jù)按照行的順序?qū)懭?，再按照列的順序讀出的。從這個(gè)矩陣數(shù)據(jù)中我們可以看出，由于重復(fù)2次的原因，相臨的數(shù)據(jù)比特?cái)?shù)都至少是2的倍數(shù)，也即說明每個(gè)比特符號(hào)至少重復(fù)了一次，從而也再次驗(yàn)證了重復(fù)模塊設(shè)置與仿真的正確性。讀數(shù)據(jù)的方式是采用To workspace模塊來讀出并顯示數(shù)據(jù)的。通用塊交織保證每個(gè)輸入的數(shù)據(jù)能夠在輸出信號(hào)中，且每個(gè)輸出信號(hào)只能出現(xiàn)一次,也即說明，通用塊交織器可以將幀數(shù)據(jù)序列中的重復(fù)的比特符號(hào)給除去。(2)對于Bit to Integer Converter模塊和Integer to Bit Converter模塊，其作用不言而喻，分別是將每行的比特?cái)?shù)據(jù)轉(zhuǎn)化為一個(gè)十進(jìn)制的整數(shù)、將一個(gè)十進(jìn)制的整數(shù)轉(zhuǎn)化為一行比特序列。子系統(tǒng)的內(nèi)部結(jié)構(gòu)為： Matrix模塊的設(shè)置 Bit to Integer Converter模塊設(shè)置 General Block Interleaver模塊設(shè)置 Integer to Bit Converter模塊設(shè)置子系統(tǒng)內(nèi)部各個(gè)模塊的說明、分析與驗(yàn)證：(1)對于矩陣交織器，其作用是把輸入的信號(hào)按照某種順序?qū)懭胍粋€(gè)矩陣中，待完成整個(gè)矩陣的填充后，按照另外一種順序從矩陣中讀出數(shù)據(jù)。 （3）Elments是指子系統(tǒng)內(nèi)部的通用塊交織器符號(hào)的輸出順序，也即：[1 3 2 4 5 7 6 8 9 11 10 12 13 15 14 16 17 19 18 20 21 23 22 24 25 27 26 28 29 31 30 32]39。（塊交織器）模塊的設(shè)置、說明與分析：子系統(tǒng)Subsystem2的構(gòu)成如下圖： 塊交織器的子系統(tǒng) 參數(shù)設(shè)置說明：（1）在該子系統(tǒng)內(nèi)，我們運(yùn)用的是一個(gè)[3218]的矩陣，所以將設(shè)置框圖中的行和列分別設(shè)置為318。(2) 為了使重復(fù)模塊輸出的數(shù)據(jù)達(dá)到要求，我們在這個(gè)模塊將Framebased mode設(shè)置為Maitain input frame rate.：