【正文】 28。 解：FLEX 10K系列器件中哪個(gè)是易失性的。邏輯功能通過配置時(shí)，編程EAB為只讀模型，生成一個(gè)大的查找表LUT來實(shí)現(xiàn)。EAB是一種輸入、輸出端帶有寄存器的非常靈活的RAM，它既可以作為存儲(chǔ)器使用，也可以用來實(shí)現(xiàn)邏輯功能。I/O控制塊負(fù)責(zé)輸入、輸出的電氣特性控制，比如可以設(shè)定集電極開路輸出、三態(tài)輸出等。每個(gè)LAB中包含16個(gè)宏單元，其中每個(gè)宏單元有一個(gè)可編程的與陣列、一個(gè)固定的或陣列以及一個(gè)可編程的寄存器。 解： 解：在結(jié)構(gòu)上，它包括宏單元(Macrocell)、邏輯陣列塊(LAB, Logic Array Block)、擴(kuò)展乘積項(xiàng)(EPT, Expender Product Term)、可編程連線陣列(PIA, Programmable Interconnect Array)和I/O控制塊(I/O Control Block)等幾部分。習(xí) 題 解：可編程邏輯器件的發(fā)展經(jīng)歷了以下過程：PROM→PLA→PAL→GAL→CPLD→FPGA。FPGA在邏輯門下編程；而CPLD在邏輯塊下編程。⑤ 在編程上，F(xiàn)PGA比CPLD具有更大的靈活性。CPLD的編程采用E2PROM或Flash技術(shù)，無需外部存儲(chǔ)器芯片，使用簡單；而FPGA的編程信息需存放在外部存儲(chǔ)器上，使用方法復(fù)雜，且FPGA的編程數(shù)據(jù)存放在EPROM中，讀出并送到FPGA的SRAM中，不利于保密。換句話說，F(xiàn)PGA更適合于觸發(fā)器豐富的結(jié)構(gòu)，而CPLD更適合于觸發(fā)器有限而乘積項(xiàng)豐富的結(jié)構(gòu)。③ 適合場所。② 延遲可預(yù)測能力。 解：① 結(jié)構(gòu)差異。 解：GAL采用了電擦除可編程的E2CMOS工藝制作，有電擦寫反復(fù)編程的特性。GAL是在PAL的基礎(chǔ)上發(fā)展起來的，它繼承了PAL的與或陣列結(jié)構(gòu)，不同的是它采用了電擦除可編程的E2CMOS工藝制作，有電擦寫反復(fù)編程的特性。通過對(duì)與邏輯陣列編程，可以獲得不同形式的組合邏輯函數(shù)。 解：PAL采用雙極型工藝制作，熔絲編程方式，工作速度較高。另外，在有些型號(hào)的PAL器件中，輸出電路中設(shè)置有觸發(fā)器和從觸發(fā)器輸出到與邏輯陣列的反饋線，利用這種PAL器件還可以很方便地構(gòu)成各種時(shí)序邏輯電路。它由可編程的與邏輯陣列、固定的或邏輯陣列和輸出電路三部分組成。 解：PAL相對(duì)于PROM而言，使用更靈活，且易于完成多種邏輯功能，同時(shí)又比PLA工藝簡單，易于實(shí)現(xiàn)?？删幊踢壿嬈骷强捎捎脩艟幊?、配置的一類邏輯器件的泛稱。R/W A9CS。：（1）計(jì)數(shù)器的狀態(tài)轉(zhuǎn)換圖為：為三進(jìn)制計(jì)數(shù)器。：（1）多諧振蕩器（2）當(dāng)細(xì)銅絲不斷時(shí)，555 定時(shí)器的RD 置成低電平，使Q 輸出始終為低電平，喇叭不響。一但出現(xiàn)斷線故障，光電管截止，施密特觸發(fā)器輸入變?yōu)榈碗娖?，OUT=“1”，繼電器使開關(guān)閉合，DL報(bào)警。輸出脈沖寬度由下式求得：TW=RCln3=100103106=363（ms）。表T527b 00000001001000110100010101100111000100010001111001010100（2）寫出邏輯函數(shù)表達(dá)式由真值表可得輸出表達(dá)式：A（紅）=B（綠）=C（黃）=（3）化簡利用約束項(xiàng)并用卡諾圖化簡得：A（紅）=B（綠）=C（黃）=（4）電路圖略 第6章自測題1.，2.√，3.，4.，5.，6.√，7.，8. 選擇題 、COMS ，回差、輸出脈沖寬度 ，施密特觸發(fā)器、單穩(wěn)態(tài)觸發(fā)器