基于單片機(jī)的數(shù)字頻率計(jì)設(shè)計(jì)畢業(yè)設(shè)計(jì)論文(參考版)
2025-06-26 06:35本頁面
【正文】 第四章 系統(tǒng)軟件設(shè)計(jì)第五章 頻率計(jì)的系統(tǒng)調(diào)試 放大電路仿真調(diào)試 放大電路仿真圖 放大電路仿真結(jié)果圖 整形電路仿真調(diào)試 整形電路仿真圖 整形電路仿真結(jié)果圖 分頻電路仿真圖分頻電路仿真結(jié)果圖 軟件調(diào)試 Protues軟件調(diào)試根據(jù)系統(tǒng)設(shè)計(jì)要求，不斷調(diào)試程序，進(jìn)行Keil和Proteus系統(tǒng)仿真，直到符合功能要求。 E：端為使能端，當(dāng)E端由高電平跳變成低電平時，液晶模塊執(zhí)行命令。 R/W：為讀寫信號線，高電平時進(jìn)行讀操作，低電平時進(jìn)行寫操作。 VEE： 為液晶顯示器對比度調(diào)整端，接正電源時對比度最弱，接地時對比度最高，對比度過高時會產(chǎn)生“鬼影”，使用時可以通過一個10K的電位器調(diào)整對比度。： 本設(shè)計(jì)采用1602字符型LCD液晶顯示屏來顯示距離，具有體積小、功耗低、界面美觀大方、使用方便等優(yōu)點(diǎn)，它有16個引腳，如圖所示： LM016L外部引腳圖 VSS：為地電源。在第1 個時鐘脈沖的下沉之前DI端必須是高電平，表示起始信號。當(dāng)要進(jìn)行A/D轉(zhuǎn)換時，須先將CS使能端置于低電平并且保持低電平直到轉(zhuǎn)換完全結(jié)束。但由于DO端與DI端在通信時并未同時有效并與單片機(jī)的接口是雙向的，所以電路設(shè)計(jì)時可以將DO和DI 并聯(lián)在一根數(shù)據(jù)線上使用。l Vcc/REF 電源輸入及參考電壓輸入（復(fù)用）。l DO數(shù)據(jù)信號輸出，A/D數(shù)據(jù)轉(zhuǎn)換輸出端。l GND芯片參考0 電位（地）。l CH0模擬輸入通道0，或作為IN+/使用。通過DI 數(shù)據(jù)輸入端，可以輕易的實(shí)現(xiàn)通道功能的選擇。芯片轉(zhuǎn)換時間僅為32μS，據(jù)有雙數(shù)據(jù)輸出可作為數(shù)據(jù)校驗(yàn)，以減少數(shù)據(jù)誤差，轉(zhuǎn)換速度快且穩(wěn)定性能強(qiáng)。 ADC0832簡介與應(yīng)用 ADC0832簡介ADC0832 為8位分辨率A/D轉(zhuǎn)換芯片，其最高分辨可達(dá)256級，可以適應(yīng)一般的模擬量轉(zhuǎn)換要求。對沒有定義的單元讀寫將是無效的，讀出的數(shù)位將不確定，而寫入的數(shù)據(jù)也將丟失。特殊功能寄存器：在AT89C52片內(nèi)存儲器中，80HFFH共128個單元為特殊功能寄存器（SFE），SFR的地址空間映象如表2所示。如EA端為高電平（接Vcc端）, CPU則執(zhí)行內(nèi)部程序存儲器中的指令。EA/VPP：外部訪問允許。：程序儲存允許PSEN輸出是外部程序存儲器的讀選通信號，當(dāng)AT89C52由外部程序存儲器取指令（或數(shù)據(jù)）時，每個機(jī)器周期兩次PSEN有效，即輸出兩個脈沖。如有必要，可通過對特殊功能寄存器（SFR）區(qū)中的8EH單元的D0位置位．可禁止ALE操作。：當(dāng)訪問外部程序存儲器或數(shù)據(jù)存儲器時，ALE(地址鎖存允許）輸出脈沖用于鎖存地址的低8位字節(jié)．一般情況下，ALE仍以時鐘振蕩頻率的1/6輸出固定的脈沖信號，因此它可對外輸出時鐘或用于定時目的。：復(fù)位輸入。此時，被外部拉低的P3口將用上拉電阻輸出電流（IIL)。P3口輸出緩沖級可驅(qū)動(吸收或輸出電流）4個TTL邏輯門電路。FLASH編程或校驗(yàn)時，P2亦接收高位地址和一些控制信號。在訪問外部程序存儲器或16位地址的外部數(shù)據(jù)存儲器（例如執(zhí)行MOvxDPTR 指令）時，P2送出高8 位地址數(shù)據(jù)。：P2口 是一個帶有內(nèi)部上拉電阻的8位雙向I/O口，P2的輸出緩沖級可驅(qū)動（吸收或輸出電流）4個TTL邏輯電路。作輸入口使用時，因?yàn)閮?nèi)部存在上拉電阻某個引腳被外部信號拉低時會輸出一個電流I
環(huán)評公示相關(guān)推薦
鄂ICP備17016276號-1