【正文】 掉電方式保存RAM中的內(nèi)容，但振蕩器停止工作并禁止其它所有部件工作直到下一個(gè)硬件復(fù)位?？臻e方式停止CPU的工作，但允許RAM，定時(shí)/計(jì)數(shù)器。低功耗空閑和掉電模式功能特性概述： AT89C51提供以下標(biāo)準(zhǔn)功能：4K字節(jié)Flash閃速存儲(chǔ)器，128字節(jié)內(nèi)部RAM，32個(gè)I/O口線(xiàn)，兩個(gè)16位定時(shí)/計(jì)數(shù)器，一個(gè)5向量?jī)杉?jí)中斷結(jié)構(gòu)，一個(gè)全雙工串行通信口，片內(nèi)振蕩器及時(shí)鐘電路。6個(gè)中斷源32個(gè)可編程I/O口線(xiàn)三級(jí)加密程序存儲(chǔ)器1000次擦寫(xiě)周期與MCS51產(chǎn)品指令系統(tǒng)完全兼容Lowpower idle and Powerdown modesFunction Characteristic Description:The AT89C51 provides the following standard features: 4K bytes of Flash memory, 128 bytes of RAM, 32 I/O lines, two 16bit timer/counters, a five vector twolevel interrupt architecture, a full duplex serial port, onchip oscillator and clock circuitry. In addition, the AT89C51 is designed with static logic for operation down to zero frequency and supports two software selectable power saving modes. The Idle Mode stops the CPU while allowing the RAM, timer/counters, serial port and interrupt system to continue functioning. The Powerdown Mode saves the RAM contents but freezes the oscillator disabling all other chip functions until the next hardware reset.AT89C51AT89C51是美國(guó)ATMEL公司生產(chǎn)的低電壓，高性能COMS8位單片機(jī)，片內(nèi)含4Kbytes的可反復(fù)擦寫(xiě)的只讀程序存儲(chǔ)器（PEROM）和128bytes的隨機(jī)存取數(shù)據(jù)存儲(chǔ)器（RAM），器件采用ATMEL公司的高密度、非易失性存儲(chǔ)技術(shù)生產(chǎn)，兼容標(biāo)準(zhǔn)MCS51指令系統(tǒng)，片內(nèi)置通用8位中央處理器（CPU）和Flash存儲(chǔ)單元，功能強(qiáng)大AT89C51單片機(jī)可為您提供許多高性?xún)r(jià)比的應(yīng)用場(chǎng)合，可靈活應(yīng)用于各種控制領(lǐng)域。Six interrupt source32 programmable I/O linesThreelevel program memory lockEndurance: 1000 write/erase cyclesCompatible with instruction set of MCS51 products同時(shí)要感謝參加論文評(píng)審和答辯委員會(huì)的各位老師，感謝他們對(duì)我的論文提出了寶貴的建議。30致謝三個(gè)月的時(shí)間很快過(guò)去了，在這里首先要感謝院、系領(lǐng)導(dǎo)給予的大力支持，為我們提供了良好的設(shè)計(jì)條件，特別要感謝指導(dǎo)老師給予的悉心指導(dǎo)和不厭其煩的熱情幫助。2. 在頻率測(cè)量方面，由于采用了等精度測(cè)頻法，使該系統(tǒng)具有以下特點(diǎn)：① 相對(duì)測(cè)量誤差與被測(cè)頻率的高低無(wú)關(guān)；② 增大或可以增大Ns，減少測(cè)量誤差，提高測(cè)量精度；③ 測(cè)量精度與預(yù)置門(mén)寬度和標(biāo)準(zhǔn)頻率有關(guān)，與被測(cè)信號(hào)的頻率無(wú)關(guān)，預(yù)置門(mén)和常規(guī)測(cè)頻閘門(mén)時(shí)間相同而被測(cè)信號(hào)頻率不同的情況下，等精度測(cè)量法的測(cè)量精度不變。數(shù)碼管顯示部分采用的是ZLG7289。單片機(jī)讀入測(cè)量結(jié)果后，還要根據(jù)等精度測(cè)頻原理進(jìn)行計(jì)算，才能得到最終的測(cè)量結(jié)果。占空比子程序是分別測(cè)量出高低電平的脈寬計(jì)數(shù)值N1，N2，由公式占空比=N1/（N1+N2）*100%算出。22在測(cè)量周期時(shí)只要將計(jì)算結(jié)果由頻率值取倒數(shù)轉(zhuǎn)換為周期值即可。然后單片機(jī)計(jì)算（Fs/Ns） 、[2..0]相接，用于控制多路通道的數(shù)據(jù)選擇。(CL控制端)下跳成0后，要有一個(gè)延遲時(shí)間單片機(jī)再開(kāi)始讀取CPLD信息，這個(gè)延遲由單片機(jī)控制，長(zhǎng)度要大于等于待測(cè)量信號(hào)的一個(gè)周期。(CL控制端)給出一個(gè)高電平的脈沖。系統(tǒng)進(jìn)行初始化后，此時(shí)當(dāng)某鍵按下時(shí)，程序跳轉(zhuǎn)到相應(yīng)的子程序執(zhí)行功能，然后返回繼續(xù)執(zhí)行鍵盤(pán)掃描主程序。每一測(cè)頻周期開(kāi)始時(shí)，都應(yīng)該首先清零。然后分別從DATA數(shù)據(jù)口讀出BZH對(duì)標(biāo)準(zhǔn)頻率的計(jì)數(shù)，即只需令SEL的取值分別為 “000”、 “001”、 “010”、 “011” 即可。即當(dāng)為‘1’時(shí)，CL作為測(cè)脈寬控制信號(hào)。(5) 。當(dāng)SEL分別為“000”、“001”、“010”、“011”時(shí)，由低八位到高八位讀出標(biāo)準(zhǔn)頻率計(jì)數(shù)值；當(dāng)SEL分別為“100”、“101”、“110”、“111”；由低八位到高八位讀出待測(cè)頻率計(jì)數(shù)值。(2) 單片機(jī)可以通過(guò)信號(hào)START(),指示計(jì)數(shù)是否結(jié)束，以確定何時(shí)可以讀取數(shù)據(jù)。所以，采用89C51單片機(jī)控制模塊對(duì)各種信號(hào)進(jìn)行處理并顯示。改變CL為‘0’，又能測(cè)出TCLK的低電平脈寬，從而可以獲得TCLK的周期和占空比。計(jì)數(shù)值可以通過(guò)SEL讀出，這里是4BH。而允許計(jì)數(shù)的條件是此后出現(xiàn)的第一個(gè)脈寬的寬度。039。139。為了便于觀(guān)察，圖中仿真波形中的TCLK和BCLK的周期分別設(shè)置為75μs和500ns。039。從圖中的波形可以看出，VHDL部分描述的測(cè)頻的功能完全正確。由圖可見(jiàn)，計(jì)數(shù)結(jié)果是，對(duì)TCLK的計(jì)數(shù)值是5，對(duì)BCLK的計(jì)數(shù)值是64(十六進(jìn)制)。可作為單片機(jī)了解計(jì)數(shù)結(jié)束的標(biāo)志信號(hào)。由圖可見(jiàn)，在CL變?yōu)榈碗娖胶?，?jì)數(shù)仍未停止，直到TCLK出現(xiàn)一個(gè)上升沿為止，這時(shí)START=39。039。這時(shí)，CLR一個(gè)正脈沖后，系統(tǒng)被初始化。139。20 頻率計(jì)CPLD部分的仿真。 當(dāng)SEL分別等于：“000”、“001”、“010”、“011”；可由DATA分別讀出：BZQ[7..0]、[15..8]、[23..16]、[31..24]共32位。 DATA：計(jì)數(shù)數(shù)據(jù)輸出，8位，由單片機(jī)根據(jù)SEL選擇信號(hào)分別讀取。在測(cè)頻時(shí)，高電平時(shí)表示進(jìn)入計(jì)數(shù)周期，低電平時(shí)表示計(jì)數(shù)結(jié)束，單片計(jì)可以讀取CPLD中的計(jì)數(shù)。 SPUL：高電平測(cè)頻率，低電平測(cè)脈寬，由單片機(jī)向CPLD發(fā)出。 CLR：全局清0和初始化輸入，高電平有效，由單片機(jī)向CPLD發(fā)出。 TCLK：待測(cè)頻率輸入信號(hào)，–10MHz。 END behav。039。139。039。139。 。 WHEN SS=10 ELSE當(dāng)SS=“10”時(shí)，PUL高電平，允許標(biāo)準(zhǔn)計(jì)數(shù)器計(jì)數(shù)39。 19PUL=39。 END IF。139。 ELSIF CLK339。139。 END PROCESS。 THEN Q2 = ‘1’。EVENT AND CLK2 = 39。 THEN Q2 = ‘0’。 DD2: PROCESS (CLK2, CLR) BEGIN IF CLR = 39。 END IF。139。18ELSIF CLK139。139。 SS=Q2 amp。 CLK2=MA AND Q1 。 MA=(TCLK AND CL) OR NOT(TCLK OR CL) 。 END IF。139。 ELSIF TCLK39。139。 END PROCESS。 END IF。139。139。 ELSIF TCLK39。139。 END PROCESS。 END IF。139。139。ELSIF BCLK39。039。139。 DATA = BZQ(7 DOWNTO 0) WHEN SEL=000 ELSE 標(biāo)準(zhǔn)頻率計(jì)數(shù)低8位輸出BZQ (15 DOWNTO 8) WHEN SEL=001 ELSE BZQ (23 DOWNTO 16) WHEN SEL=010 ELSE BZQ(31 DOWNTO 24) WHEN SEL=011 ELSE 標(biāo)準(zhǔn)頻率計(jì)數(shù)值最高8位輸出TSQ(7 DOWNTO 0) WHEN SEL=100 ELSE 待測(cè)頻率計(jì)數(shù)值最低8位輸出SQ (15 DOWNTO 8) WHEN SEL=101 ELSE TSQ (23 DOWNTO 16) WHEN SEL=110 ELSE TSQ(31 DOWNTO 24) WHEN SEL=111 ELSE 待測(cè)頻率計(jì)數(shù)值最高8位輸出TSQ (31 DOWNTO 24)。SIGNAL SS: STD_LOGIC_VECTOR (1 DOWNTO 0)。 計(jì)數(shù)使能SIGNAL MA, CLK1, CLK2, CLK3: STD_LOGIC。 標(biāo)準(zhǔn)計(jì)數(shù)器SIGNAL TSQ : STD_LOGIC_VECTOR(31 DOWNTO 0)。 8位數(shù)據(jù)讀出END etester。 由低電平變到高電平時(shí)指示脈寬計(jì)數(shù)結(jié)束SEL:IN STD_LOGIC_VECTOR(2 DOWNTO 0)。