【正文】 然后進行。開發(fā)中涉及人機界面平臺設計、數(shù)據(jù)庫設計等?！駭?shù)據(jù)通訊模塊：負責處理從通訊線路過來的數(shù)據(jù)，與上位機進行數(shù)據(jù)通訊，上傳波形數(shù)據(jù)和計算結果等。下位機模塊開發(fā)包括：●數(shù)據(jù)采集模塊：定時采集信號并進行A／D轉(zhuǎn)換，然后送到DSP處理。這樣不僅結構簡單明了，而且有利于功能擴展和程序的移植修改。軟件設計是我們裝置研制中的一個重點和主要內(nèi)容，在整個系統(tǒng)的運行中，軟件設計的好壞直接關系到系統(tǒng)的功能特點，并且我們需要在設計出良好的軟件柬減少硬件的電路情況下，很方便的改變系統(tǒng)的功能，這又對軟件設計提出了較高的要求。使用CPLD沒有前期投資風險，也沒有工藝實現(xiàn)中的損耗，CPLD速度快、功耗低、通用性好、適用性強，它不僅可以代替?zhèn)鹘y(tǒng)豹數(shù)字集成電路，還可以代替一般的CPLD器件和半定制的ASIC，所以CPLD比較適合于邏輯復雜、輸入變量多但對觸發(fā)器的需求量相對較少的邏輯型系統(tǒng)。而且CPLD的邏輯單元功能強大，一般的邏輯在單元內(nèi)均可實現(xiàn)，因而其互連關系簡單，電路的延時就是單元本身和集總總線的延時(通常在數(shù)納秒至十數(shù)納秒)，并且可以預測。 CPLD簡介 CPLD (Complex Programmable Logic Device，復雜可編程邏輯器件)是復雜的PLD，專指那些集成規(guī)模大于1000門以上的可編程邏輯器件。HOLDx是低電平觸發(fā)，當3個HOLD信號均為低電平時，6個模擬輸人同時被采樣，在下一個時鐘的上升沿轉(zhuǎn)換過程開始。ADS8364信號輸入端設備若自帶放大器，還需要加人RC濾波電路；若輸入信號驅(qū)動能力不強，再在RC濾波電路前引入電壓跟隨器進行驅(qū)動能力放大。A/D轉(zhuǎn)換量化即數(shù)字化采樣保持抗混疊濾波器 A／D轉(zhuǎn)換示意圖ADS8364自帶的基準電源往往不是很穩(wěn)定，這將嚴重影響精度，甚至發(fā)生抖動,在設計時，應選用專用的基準電源模塊提供2．5V基準電壓。因此采樣保持電路決定采樣時刻，同時在量化和轉(zhuǎn)換為數(shù)字代碼時保持每個采樣值。采樣前，模擬信號先通過低通抗混疊濾波器盡量消除混疊的影響，然后由采樣保持電路進行采樣。TMS320VC33的BootLoader程序定位表如下：表31BOOTLOADER定位表外部引腳裝載程序地址INT3INT2INT1INT01110程序地址：0X0010001101程序地址；0X4000001011程序地址：0XFFFO000111Serial Port ADS8364A／D轉(zhuǎn)換器是模數(shù)轉(zhuǎn)換電路中的核心器件。TMS320VC33的程序可以從低速的EPROM、EPPROM或串行口裝入到系統(tǒng)的高速RAM全速運行。4種裝載模式選擇取決于外部中斷INT0～INT3。這個程序運行時會檢測4個外部中斷標志位，以決定采用哪種方法將程序裝載到片內(nèi)RAM或外部的高速靜態(tài)RAM。在微計算機模式中，TMS320VC33具有程序引導功能，可以實時地把用戶程序從低速存儲器中加載到高速存儲器中，然后再運行具體的用戶程序，這個過程在DSP中叫做BootLoader。而微計算機模式可以用DSP構成單獨的系統(tǒng)，DSP在系統(tǒng)中不僅作為處理單元，也作為整個系統(tǒng)的核心部分起到控制整體的作用。模式的選擇是通過TMS320VC33的管腳(MP／MCBL)來實現(xiàn)的。兩個通用的外部引腳(XF0，XFl)可由軟件設置為輸入或者輸出，這兩個引腳也用作TMS320VC33的互鎖操作，用于多處理器之間的通信。片內(nèi)的DMA功能使得CPU與I/O操作可以同時進行。TMS320VC33的外設包括兩個可支持8／16／32位數(shù)據(jù)交換的串行口和兩個32位定時器：串行口的時鐘可以由片內(nèi)產(chǎn)生也可以由片外提供，串行口的引腳可以配置為通用的I／O口引腳，特殊的握手方式可以保證TMS320VC33與串行口的同步。TMS320VC33的外設是通過存儲器映射的寄存器對外設總線進行控制。這些總線連接所有的TMS320V33的物理空間(包括片內(nèi)存儲器、片外存儲器、片內(nèi)外圍等)。一個64*32位的指令高速緩沖存儲器(Cache)用來存儲經(jīng)常重復使用的代碼段，這可大大減少片外訪問的次數(shù)，從而提高程序運行速度。片內(nèi)ROM區(qū)保留用做引導程序區(qū)，每一個RAM和ROM區(qū)都支持單周期內(nèi)兩次存取。這樣使得系數(shù)、表、程序代碼或數(shù)據(jù)即可存在RAM中，也可以存在ROM，從而使存儲器的利用率達到最高，存儲空間可按要求分配地址。存儲器組織TMS320VC33總的存儲器空問可達16M*32位字。8個32位的輔助寄存器(AR0．AR7)支持間接尋址，另外還有1個32位的數(shù)據(jù)頁指針寄存器(DP)，2個32位變址寄存器(IR0IRl)，1個32位塊長寄存器(BK)，32位系統(tǒng)堆棧指針(SP)，狀態(tài)寄存器(ST)，32位重復計數(shù)器(RC)及32位重復起始地址寄存器(RS)和重復終止寄存器(RE)等。但是，他們也有一些特殊的功能，如8個擴展精度的寄存器(R0~R7)，可當累加器使用，特別適合用于存放擴展精度的浮點結果。它們支持帶有偏移的尋址、變址寄存器(IR0和IR1) 尋址，循環(huán)尋址和比特反轉(zhuǎn)尋址。中央處理單元CPU包括16位的定標移位器，16X16位并行乘法器，32位中央算術／邏輯單元(CALU)，32位累加器以及在累加器和乘法器二者輸出處的附加移位器。l、內(nèi)核CPUTMS320VC33有一個40／32位的浮點，整數(shù)乘法器，這個乘法器可以在單周期內(nèi)對32位的整數(shù)或40位的浮點數(shù)完成一次乘法操作。這些特征的使TMS320VC33具有了高性能并且使用起來很簡易。這樣VC33可與較慢的外部存儲器和外設接口而不降低CPU總的處理能力●分開的內(nèi)部程序、數(shù)據(jù)和DMA總線使程序和數(shù)據(jù)的I／O操作●高度并行化，最大限度地保證了CPU的性能●X5階段鎖環(huán)(PLL)時鐘發(fā)生器●極低的功率：工作于150MFLOPS時的功率小于200mW●32位高性能CPU，132位整數(shù)和340位浮點指令●有4個內(nèi)部頁譯碼信號，用來簡化I／O和內(nèi)存裝置的接口●帶有導入程序加載器，邊沿觸發(fā)方式和電平觸發(fā)方式選擇性外部中斷●具有32位指令字和24位地址。RAM 電源管理 TMS320VC33JTAG 時鐘AD CPLD功能擴展口DA 復位FLASH 模式設定 信號處理板設計框圖主要性能特征如下：●運行速度快。它使用了0．18微米的四層會屬CMOS(時甸線)技術；TMS320C3X內(nèi)部總線和特殊數(shù)字信號處理指令格式使其速度達到150MFLOPS，單周期指令執(zhí)行時間為13ns；TMS320VC33用硬件實現(xiàn)其它處理器通過軟件或微碼來實現(xiàn)的功能，從而優(yōu)化了自身的速度；這種硬件加強方法提供了以靜單一芯片未達性能。在此系統(tǒng)中只用到TMS320VC33數(shù)據(jù)總線的16位。多路模擬量通過ADS8364轉(zhuǎn)換成16位的數(shù)字量，數(shù)字量在邏輯和時序的控制下被送給DSP處理。系統(tǒng)時間由編程萬年歷時鐘芯片DS12887提供，并可以通過軟件精確對時。系統(tǒng)網(wǎng)絡接口采用PHILIPS公司的CAN總線控制器PCA82C250構成現(xiàn)場總線網(wǎng)絡，上傳采集的實時信息。邏輯時序芯片CPLD采用的是XC9510820TQ100I(100)。采集時，通過程序發(fā)出采樣保持命令，采集到的信號經(jīng)過模擬通道開關進入衰減電路，再經(jīng)過A/D轉(zhuǎn)換器轉(zhuǎn)換成并行數(shù)據(jù)輸出，由DSP讀入處理。DSP片內(nèi)有34K字的雙存儲RAM（DARAM），可在一個指令周期內(nèi)可以進行兩次讀寫操作，32位高性能CPU適合高速度和高精度數(shù)據(jù)處理。DSP采樣后對數(shù)字進行處理，構成各類監(jiān)測數(shù)據(jù)和計算各種遙測量在存入內(nèi)存的同時送到CAN總線等待取值。表2 FFT和加窗插值FFT的檢測結果頻率基波三次諧波五次諧波七次諧波十一次諧波十三次諧波直接FFT海寧窗插值FFT幅值4035421直接FFT海寧窗插值FFT相位5103060100120直接FFT海寧窗插值FFT. 系統(tǒng)硬件組成系統(tǒng)主要由DSP、CPLD、A/D采樣保持器、網(wǎng)絡接口等部分組成。設含諧波的電流信號為：其中為基波頻率50Hz，為電流基波幅值，為第m次諧波幅值。對于不合理的采樣值，會進行加上權系數(shù)的預處理后再歸一化。另外，如果輸入電壓的實際周期和計算中使用的周期不一致，則會對諧波分析產(chǎn)生較大的影響。在具體實驗中，我們采集了連續(xù)兩個周期的采樣點數(shù)。當然，為了進一步減少誤差干擾，還可以增加采樣點的數(shù)目，比如128點等等。我們需要檢測達25次的諧波，根據(jù)香農(nóng)采樣定理，若模擬信號最高頻率為，則只要滿足采樣頻率，就不會產(chǎn)生頻率混迭。電力系統(tǒng)中，高次諧波的主要成分是奇次諧波分量3次、5次、7次，……等等，偶次諧波含量很少，并且越到后面越高次的諧波分量含量更少。設第m次諧波信號為：設諧波信號加海寧窗后表示為： (240)式中為信號的采樣序列，Ts為采樣間隔．為海寧窗，N為采樣點數(shù)。其中k=2,=O．5,=O．5為海寧窗。余弦窗函數(shù)可以表示為 (239)K是余弦窗的項數(shù)。余弦窗函數(shù)可以為矩形窗、漢明窗、海寧窗、布萊克曼窗等，其中，布萊克曼窗的旁瓣幅值最小，主瓣最大，計算復雜；矩形窗有最窄的主瓣，最大的旁瓣幅值；海寧窗介于兩者之問。通常信號加窗都是在時域進行的，即，然后進行傅立葉變換。加窗插值FFT從以上分析可得，柵極效應和頻譜泄漏都會對參數(shù)的精度產(chǎn)生影響，但是我們可以對信號進行加窗，減少泄漏，提高FFT的計算精度，在加窗基礎上進行插值算法，進一步提高各參數(shù)的計算精度，以此來減少柵極效應帶來的誤差。對于信號的DFT來說，采樣點實際上就是頻域中各次諧波頻率處的譜線，那么DFT可以看作是采樣序列通過N個窄帶濾波器的輸出，各濾波器的中心頻率恰好是各次諧波的中心，然而在實際中采樣頻率存在的偏差以及電網(wǎng)頻率的波動(電網(wǎng)的頻率是緩慢變化的，電力部標準允許177。而矩形窗的傅立葉變換為： (237) 所以根據(jù)傅立葉變換的乘積定理，的傅立葉變換為： (238)若不計相位的變化，在頻譜圖里已不再是單一的譜線，變成了以為中心的其形狀為振蕩并逐漸衰減的連續(xù)譜線，能量不再集中，即產(chǎn)生了泄漏現(xiàn)象。 頻譜泄漏現(xiàn)象和柵極效應根據(jù)傅立時變換的乘積定理，那么序列x(n)的傅立葉變換為實際信號傅立葉變換x()和矩形窗傅立葉變換的卷積。以上轉(zhuǎn)換需要的一個重要步驟就是保證采樣頻率與信號頻率同步。 改進的FFT算法基于快速傅立葉變換(FFT)的諧波測量是當今應用最多、也是最廣泛的一種高效的變換算法，它使DFT的計算工作量的復雜度從NN量級降到了級。這兩式所表示的運算過程可用一個稱作蝶形的信號流圖來表示，如圖21所示，(a)圖中左面兩支為輸入，中間以一個小圓圈表示加、減運算，右上支為相加輸出，右下支為相減輸出，如果在某一支路上信號需要進行乘法運算，則在該支路上標以箭頭，并將相乘的系數(shù)標在箭頭邊，這樣(a)，(b)所表示的運算，可用圖21中的圖(b)的“蝶形結”來表示。 （227） （228）可見，一個N點的DFT被分解為兩個N／2點的DFT，這兩個N／2點的DFT再按照上面式(226)合成為一個N點DFT，注意到，Xl(k)，X2(k)有N／2個點，即k=0，1……N／21，由(226)式得到X(k)只有N／2點，而X(k)卻有N個點，即k=0，1，……N1，要用Xl(k)，X2(k)表示全部X(K)值，還必須應用系數(shù)w的周期性和對稱性。下面將簡單介紹一下此算法的推導。按頻率抽取的基2算法(DecimationinFrequency DIF)：將頻域序列X(k)按頻率下標k(內(nèi)奇、偶分成兩組來分解DFT，層層下分直到兩點的DFT為止。第一類算法(Cooly—Tllrkey算法)中最常用的是：基2算法和基4算法兩種，它們各有所長，基2的FFT變換的程序代碼較少，但耗時較長，整周期的采樣點數(shù)應為2的整數(shù)方；而基一4的FFT變換的程序代碼較多，但耗時較短，整周期的采樣點數(shù)應為4的整數(shù)方。自從Cooly．Turkey的算法提出后，新的算法不斷涌現(xiàn)。FFT使N點的DFT的乘法計算量由使DFT的計算工作量的復雜度從NN量級降到了 級。其實DFT中存在大量的重復運算， (旋轉(zhuǎn)因子) 有如下的周期性和對稱性： （223）問題的關鍵是如何巧妙地利用w因子的周期性及對稱性，導出一個高效的變換算法，直到1965年，J．w．Cooly和J．w．Turkey提出了快速傅立葉變換(FFT)，使DFT的運算大大簡化，從而使DFT在實際應用中得到了廣泛的運用，基于快速傅立葉變換的諧波測量是當今應用最多的算法，也是最廣泛的一種方法。如N=1024，則需要1048576次復數(shù)乘法，即4194304次實數(shù)乘法，所需時間過長，難于“實時”實現(xiàn)。眾所周知，實現(xiàn)一次復數(shù)乘需要四次實數(shù)乘和兩次實數(shù)加，實現(xiàn)一次復數(shù)加需要兩次實數(shù)加。由采樣得到的N點序列x(n)，可理解為對連續(xù)信號X(t)離散采樣后，用長度為N的矩形密截斷的結果。離散傅立葉變換(DFT)是連續(xù)傅立葉變換在離散系統(tǒng)中的表現(xiàn)形式。當前最常用的方法有快速傅立葉測量法(FFT)。在電力系統(tǒng)中由于電源電壓非正弦或由于電網(wǎng)器件非線性而產(chǎn)生的非正弦電流和電壓，一般具有周期特性(或近