【正文】 LR也用于異常返回。 SP_process 處理模式 線程模式 可用 MSP 始終使用 MSP 也可用 PSP 1126 鏈接寄存器 （ LR） R0 R1 R2 R3 R4 R5 R6 R7 R8 R9 R10 R11 R12 R13(SP) R14(LR) R15(PC) XPSR 鏈接寄存器 （ LR） 在執(zhí)行分支 (branch)和鏈接 (BL)指令或帶有交換的分支和鏈接指令 (BLX)時， LR用于保存 PC的返回地址。 1123 ARM CortexM3 體系結(jié)構(gòu) 1. ARM介紹 2. ARM CortexM3處理器內(nèi)核概述 3. CortexM3模塊的內(nèi)部方框圖 4. 編程模式 5. 內(nèi)部寄存器 6. 系統(tǒng)異常（中斷） 7. 嵌套向量中斷控制器（ NVIC） 8. 存儲器保護單元（ MPU） 1124 32位通用寄存器 R0 R1 R2 R3 R4 R5 R6 R7 R8 R9 R10 R11 R12 R13(SP) R14(LR) R15(PC) XPSR r0～ r12 ,為 13個通用寄存器 低寄存器 , r0r7可以被指定通用寄存器的所有指令訪問 高寄存器 , r8r12可以被指定通用寄存器的所有 32位指令訪問 ，不能被 16位指令訪問。 1119 操作系統(tǒng)主堆棧和進程堆棧切換過程 主堆棧 任務(wù) 1 任務(wù) 2 復(fù)位 SP 初始化 … 數(shù)據(jù) … 數(shù)據(jù) … 數(shù)據(jù) 棧底 棧底 棧底 棧頂 棧頂 棧頂棧頂 棧頂 棧頂 SP = MSP 1120 操作系統(tǒng)主堆棧和進程堆棧切換過程 主堆棧 任務(wù) 1 任務(wù) 2 進入異常 … 數(shù)據(jù) SP … 數(shù)據(jù) … 數(shù)據(jù) 棧底 棧底 棧底 … R0 SP SP = MSP 1121 操作系統(tǒng)主堆棧和進程堆棧切換過程 主堆棧 任務(wù) 1 任務(wù) 2 退出異 常時 切換到任務(wù) 1 … 數(shù)據(jù) … 數(shù)據(jù) … 數(shù)據(jù) 棧底 棧底 棧底 … R0 SP SP = PSP 在 UCOSII下由 任務(wù) 1切換到任務(wù) 2，先進入異常，再切換到任務(wù) 2 1122 主堆棧和進程堆棧的切換 OSPendSV ...... LDR R0, [R6] 。 非特權(quán)線程模式 在特權(quán)線程模式或特權(quán)處理模式下使用 MSR指令置位CONTROL[0] 特權(quán)處理 模式 出現(xiàn)異常 只能使用 SP_main 特權(quán)處理模式＋SP_main在前后臺和操作系統(tǒng)中用于中斷狀態(tài)。 1113 CortexM3的編程模式 通過異常進行堆棧切換 線程模式 主堆棧 復(fù)位 處理模式 主堆棧 產(chǎn)生異常 線程模式 進程堆棧 異常退出 EXC_RETURN[3:0] = 0b1101 EXC_RETURN[3:0] = 0b1001 1114 CortexM3的編程模式 通過 MSR指令修改 CONTROL[1]進行堆棧切換 線程模式 主堆棧 線程模式 進程堆棧 CONTROL[1] 主堆棧 進程堆棧 1 0 控制寄存器的第 1位 一般通過中斷返回進行堆棧切換， MSR指令切換用的極少。 ? 堆棧指針 r13是分組寄存器，在 SP_main和 SP_process之間切換。 MOV R0 0X00 MSR CONTROL R0 1111 CortexM3的編程模式 主堆棧和進程堆棧 處理模式 線程模式 可用 MSP 始終使用 MSP 也可用 PSP 1112 CortexM3的編程模式 ? CortexM3內(nèi)核有兩個堆棧指針： MSP和 PSP 主堆棧和進程堆棧 ? 結(jié)束復(fù)位后，所有代碼都使用主堆棧 ? 所有異常都使用主堆棧 ? 異常處理程序（例如 SVC）可以通過改變其在退出時使用的EXC_RETURN值來改變線程模式使用的堆棧。 MRS R0 CONTROL ORR R0, R0, 0x01 MSR CONTROL R0 在 處理模式 下，通過 MSR指令 臵位 CONTROL[0], 退出 處理模式進入線程模式時切換到用戶訪問 。 如部分指令的使用 (設(shè)臵 FAULTMASK和 PRIMASK的 CPS指令 ) 對系統(tǒng)控制空間（ SCS）的大部分寄存器的訪問。 CMP ADDS BNE step6 BX BNE CMP APSR的 Z=0 APSR的 Z!=01103 CortexM3內(nèi)核概述 0mW/MHzmW/MHz CortexM3 ARM7TDMI內(nèi)核功耗與 ARM7TDMI的對比 1104 CortexM3模塊的內(nèi)部方框圖 N V I CC M 3 內(nèi) 核M P UF P BS W /J T A G D PA H B A P總線矩陣D W TA P Bi / fI T MT P I UR O M 表E T M中 斷睡 眠調(diào) 試指 令 數(shù) 據(jù)跟 蹤 端 口串 行 線或 多 管 腳專 用外 設(shè)總 線（ 外 部 ）I c o d e 總 線D c o d e 總 線系 統(tǒng) 總 線觸 發(fā)專 用 外 設(shè) 總 線 （ 內(nèi) 部 ）C o r t e x M 3S L E E P I N GS L E E P D E E PI N T E R R U P T [ 2 3 9 : 0 ]N M IS W /J T A G1105 ARM CortexM3 體系結(jié)構(gòu) 1. ARM介紹 2. ARM CortexM3處理器內(nèi)核概述 3. CortexM3模塊的內(nèi)部方框圖 4. 編程模式 5. 內(nèi)部寄存器 6. 系統(tǒng)異常（中斷） 7. 嵌套向量中斷控制器（ NVIC） 8. 存儲器保護單元（ MPU） 1106 特權(quán)訪問和用戶訪問 處理模式 線程模式 特權(quán)訪問 用戶訪問 始終特權(quán)訪問 CortexM3的編程模式 1107 ? 特權(quán)執(zhí)行可以訪問所有資源。 3 1100 三級流水線結(jié)構(gòu)的指令執(zhí)行順序 指令 1 指令 2 指令 3 指令 4 …… …… 程序存儲器 周期 1 周期 2 周期 3 周期 4 周期 5 周期 6 取指 譯碼 執(zhí)行 取指 譯碼 執(zhí)行 取指 譯碼 執(zhí)行 取指 譯碼 執(zhí)行 周期處理器執(zhí)行一條指令的三個階段 在第 4個周期，指令 1執(zhí)行完成，指令 2和指令 3流水線推進一級，同時開始指令 4的取指處理。 1 198 三級流水線結(jié)構(gòu)的指令執(zhí)行順序 指令 1 指令 2 指令 3 指令 4 …… …… 程序存儲器 周期 1 周期 2 周期 3 周期 4 周期 5 周期 6 取指 譯碼 執(zhí)行 取指 譯碼 執(zhí)行 取指 譯碼 執(zhí)行 取指 譯碼 執(zhí)行 周期處理器執(zhí)行一條指令的三個階段 在第 2個周期， PC指向指令 2，此時指令1進入三級流水線的譯碼階段，同時取出指令 2。 具有位操作能力，在 汽車應(yīng)用中表現(xiàn)出色， 在 DFT等 DSP運算法則的 應(yīng)用中非常有用。 194 優(yōu)化體系架構(gòu) 020406080100120140Thumb2ARMThumb 內(nèi)核基于哈佛結(jié)構(gòu)， 指令和數(shù)據(jù)可以從存儲 器中同時讀取，對多個 操作可以并行執(zhí)行，加 快了應(yīng)用程序執(zhí)行速度。 低成本調(diào)試解決方案 192 與 ARM7TDMI性能大比拼 ARM7TDMI CortexM3 架構(gòu) ARMv4T(馮 .若依曼 ) ARMv7M(哈佛 ) ISA支持 Thumb/ARM Thumb/Thumb2 流水線 3級 3級 +分支預(yù)測 中斷 FIQ/IRQ 240個物理中斷 中斷延時 24— 42個時鐘周期 12個時鐘 (末尾連鎖僅 6個 ) 休眠保護 無 內(nèi)置 存儲器保護 無 8段存儲器保護單元 硬件除法 無 2— 12個時鐘周期 運行速度 DMIPS/MHz DMIPS/MHz 功耗 mW/MHz mW/MHz 面積 mm2(僅內(nèi)核 ) mm2(內(nèi)核 +外設(shè) ) 193 ARM7TDMI的苦惱 執(zhí)行效率高 代碼密度低 ARM指令 執(zhí)行效率低 代碼密度高 Thumb指令 魚與熊掌不可兼得。 跟蹤端口的接口單元 （ TPIU） ， 用來連接跟蹤端口分析儀 。 數(shù)據(jù)觀察點和觸發(fā)單元 （ DWT） ， 實現(xiàn)觀察點 ， 觸發(fā)資源和系統(tǒng)分析 （ system profiling） 。 串行線 （ SWDP） 或 JTAG（ JTAGDP） 調(diào)試訪問 ， 或兩種都包括 。 寫緩沖區(qū) ， 用于緩沖寫數(shù)據(jù) 。 190 CortexM3內(nèi)核概述 AHBLite ICode、 DCode和系統(tǒng)總線接口 APB專用外設(shè)總線 （ PPB） 接口 Bit band支持 ， bitband的原子寫和讀訪問 。 存儲器保護單元（ MPU）。 子區(qū)禁止功能 (SRD)， 實現(xiàn)對存儲器區(qū)的有效使用 。它與處理器內(nèi)核緊密結(jié)合實現(xiàn)低延遲中斷處理。 處理器狀態(tài)在進入中斷時自動保存，中斷退出時自動恢復(fù)，不需要多余的指令。 支持末尾連鎖（ tailchaining）和遲來（ late arrival）中斷。 優(yōu)先級分組。 優(yōu)先級位可配置為 1～ 8位 。特點：門數(shù)目少，中斷延遲短。 支持 8位、 16位和 32位等非對齊訪問。 處理模式（ handler mode）和線程模式（ thread mode） Thumb狀態(tài)和調(diào)試狀態(tài) 可中斷 可繼續(xù)（ interruptiblecontinued） LDM/STM， PUSH/POP，實現(xiàn)低中斷延遲。 只有 SP是分組的 ，寄存器集比 ARM7簡單 。目前最便宜的基于該內(nèi)核的 ARM單片機售價為 1美元。 184 ARM簡介 CortexTMM3處理器簡介 該處理器是首款基于 ARMv7M架構(gòu)的處理器，采用了純 Thumb2指令的執(zhí)行方式，具有極高的運算能力和中斷響應(yīng)能力。 183 ARM簡介 CortexTMR4處理器簡介 該處理器是首款基于 ARMv7架構(gòu)的高級嵌入式處理器，其主要目標(biāo)為產(chǎn)量巨大的高級嵌入式應(yīng)用系統(tǒng)，如硬盤，噴墨式打印機，以及汽車安全系統(tǒng)等等。 ARM Cortex A應(yīng)用處理器（ Application Processor ）系列 R實時控制處理（ Real Time Control ）系列 M微控制器（ Micro Controller ）系列 182 ARM簡介 CortexTMA8處理器簡介 該處理器是 ARM公司所開發(fā)的基于 ARMv7架構(gòu)的首款應(yīng)用級處理器，其特色是運用了可增加代碼密度和加強性能的技術(shù)、可支持多媒體以及信號處理能力的 NEONTM技術(shù)、以及能夠支持 Java和其他文字代碼語言的提前和即時編譯的 JazelleRTC技術(shù)。 主要應(yīng)用于手提式通訊和消費電子類設(shè)備。 可以用于視頻游戲機和高性能打印機等場合。 ARM9E系列主要應(yīng)用于下一代無線設(shè)備、數(shù)字消費品、成像設(shè)備、工業(yè)控制、存儲設(shè)備和網(wǎng)絡(luò)設(shè)備等領(lǐng)域。 ARM9系列簡介 178 ARM簡介 該系列為含有 DSP指令集的綜合處理器，包括ARM926EJS、帶有高速緩存處理器宏單元的ARM966ES/ARM946ES。除了兼容 ARM7系列，而且能夠更加靈活的設(shè)計。 ARM7系列廣泛應(yīng)用于多媒體和嵌入式設(shè)備，包括Inter設(shè)備、網(wǎng)絡(luò)和調(diào)制解調(diào)器設(shè)備，以及移動電話、PDA等無線設(shè)備。