【正文】 ◆ 虛擬存儲器一般有 頁式 、 段式 、 段頁式 三種管理方式 。 ◆ 實際的主存 （ 物理 ） 地址稱為 實地址 。 主 存 輔 存 MMU DOS存儲管理 虛擬存儲器地址的轉(zhuǎn)換 ◆ 虛擬存儲器 采用軟件和硬件的綜合技術 ， 將主存和輔存的地址空間統(tǒng)一編址 ， 用戶采用 虛地址 （ 邏輯地址 ） 分模塊進行編程 。 3 虛擬存儲器 ◆ 虛擬存儲器 （ Virtual Memory）是建立在主存－輔存物理結(jié)構基礎之上 ， 由負責主存－輔存之間信息調(diào)度的硬件裝置 ——存儲管理部件 （ MMU） 和操作系統(tǒng)的存儲管理軟件所組成的一種存儲體系層次 。 標志交換方式（回寫法） ： 先暫時只寫入 Cache有關單元，并用標志予以注明，直到該內(nèi)容需要從 Cache中替換出來時，才一次性地寫入主存。 Cache的寫操作 寫直達法（通寫法） ： 即每次寫入 Cache的同時也寫入主存，主存與 Cache始終保持一致性。 Cache的讀操作 ◆ 訪問主存時，一方面將主存地址送往主存，啟動讀主存，同時將主存地址送 Cache， 按所用的映像方式從中 提取Cache地址 。 顯然 ， 這是按調(diào)用頻繁程度決定淘汰的順序 ， 比較合理 ， Cache的訪問命中率較高 。 ◆ 近期最少使用 （ LRU） 策略 為 Cache的各頁建立一個 LRU（ Least Recently Used）表 ， 隨時記錄它們的調(diào)用情況 。 這種方法容易實現(xiàn) ，系統(tǒng)開銷 （ 為實現(xiàn)替換算法而系統(tǒng)花費的時間 ） 少 ， 但不一定合理 。由于主存空間大， Cache空間小，因此，必須讓 Cache的一個頁與主存的若干個頁相對應，即若干主存地址將映射成同一個 Cache地址。 ◆ 當主存信息按這種映像關系裝入 Cache后，訪問主存的地址應變換為相應的 Cache地址。 高檔微處理器 （ 如 ， 80486，Pentium ） 甚至在微處理器芯片內(nèi)又集成了 Cache， 形成了 兩級Cache結(jié)構 。 2 高速緩沖存儲器 ◆ 現(xiàn)代存儲器系統(tǒng)是用靜態(tài) RAM組成一個小容量存儲器 ， 稱為 高速緩沖存儲器 （ Cache） ； 用動態(tài)RAM（ DRAM） 組成大容量的主存儲器 ， 構成一個兩級存儲器結(jié)構 ， 既 Cache—主存結(jié)構 。 ◆ 多體交叉存取方式需要有復雜的 多體存儲器控制邏輯部件 。 ◆ 多體并行存取是 以 n為模的交叉存取 。 單體多字并行主存結(jié)構示意圖 M0 M1 Mn …… n w w位 w位 …… w位 地址寄存器 地址 地址譯碼器 多體交叉存取并行主存結(jié)構 ◆ 多體交叉并行主存是把大容量存儲器分成 n個容量相同 ， 有各自的地址寄存器 、 數(shù)據(jù)線 、 時序控制的存儲體 （ 稱為多體 ） 。一個向量型操作數(shù)包含 n個標量操作數(shù) 。 ◆ 并行主存儲器結(jié)構： 單體多字并行主存 多體交叉存取并行主存 單體多字并行主存結(jié)構 ◆ 單體多字并行主存結(jié)構 是多個并行存儲器 共用一套地址寄存器和地址譯碼器 ， 多個字使用同一個的地址編碼并行訪問各自對應單元 ， 這樣 CPU每訪問一個地址就可以同時讀 /寫多個存儲字 。 ◆ 并行主存儲器的基本原理 ：采用字長 w位的 n個容量相同的存儲器并行連接組成一個更大的存儲器 。 而在高速流水線型的微機系統(tǒng)中 ， 單體單字存儲器的存取速度跟不上 CPU對它的速度要求 ， 成為限制系統(tǒng)速度的瓶頸問題 。 微機內(nèi)存儲空間結(jié)構 內(nèi)存儲器模塊（板）結(jié)構 地址 譯碼 地址總線 MEMR MEMW READY 模塊選擇 存儲器接口 數(shù)據(jù) 控制 地址 數(shù)據(jù)總線 存儲芯片矩陣 IBM PC微機內(nèi)存空間分配 40KB基本 ROM FFFFFH F6000H C8000H C0000H A0000H 40000H 00000H 256KB ROM 空間 768KB RAM 空間 640KB 基本 RAM 256KB RAM（ 系統(tǒng)板） 384KB RAM （ 選件板） 128KB顯 示緩沖區(qū) 硬盤驅(qū)動程序（ 4KB） 微機存儲器設計要點 ◆ 芯片的選擇 ◆ 總線的負載 ◆ 速度的匹配 ◆ 地址的分配 （ 要保證對 存儲器尋址的惟一性 ） ◆ 高性能微機系統(tǒng)的 高速度、大容量、低價格 是評價存儲器性能和存儲體系設計的三大主要指標。 ?低位地址線 A12~A0直接接在存儲芯片上，尋址片內(nèi) 8K單元； ?次高位地址線 A15~A13譯碼后產(chǎn)生片選信號區(qū)分 4個存儲芯片； ?最高位地址線 A19~A16及 IO/M用作片選信號有效的使能控制。 ?地址總線余下的 高位地址線 經(jīng)譯碼后，做各存儲芯片的 片選 。 ? ROM與 CPU的連接同 RAM。 通常 IO/M信號也參與片選譯碼 . 全譯碼的優(yōu)點 地址唯一實現(xiàn) 地址連續(xù) 便于擴充 全譯碼的優(yōu)點 地址唯一實現(xiàn) 地址連續(xù) 便于擴充 次高位地址線 A15~A13譯碼后產(chǎn)生片選信號區(qū)分 4個存儲芯片； 最高位地址線 A19~A16及 IO/M用作片選信號有效的使能控制。 用戶擴展 存儲器地址空間 的范圍決定了存儲芯片的 片選信號 的實現(xiàn)方式。 1. 全譯碼法 —— 高位地址線 A19~A13全部參加譯碼，產(chǎn)生 6264的片選信號。 這時 ， 32K存儲器的基本地址范圍為： 注意： 軟件上必須保證這些片選線每次尋址時只能有一位有效，決不允許多于一位同時有效。 ② 地址不連續(xù)，但簡單。 3．線選法 —— 用除片內(nèi)尋址外的高位地址線中的任一根做為片選信號，直接接各存儲器的片選端來區(qū)別各芯片的地址。 缺點： 地址重疊，每個地址有 2（ 20~15） = 25個重疊地址。 注： MEMW=IO/M+WR MEMR=IO/M+RD 整個 32K 8存儲器的地址范圍： 00000H— 07FFFH 僅占用 8088 1M容量的 32K地址范圍 。一般有三種譯碼方式： 第 5章 計算機的存儲系統(tǒng) 例： 用 4片 6264構成 32K 8的存貯區(qū)。 以 8088系統(tǒng)總線與 SRAM連接為例， AB、 CB、 DB如何連？ 例： 用 4片 6264構成 32K 8的存貯區(qū)。 2. 部分譯碼法 —— 除片內(nèi)尋址外的高位地址的 一部分 來譯碼產(chǎn)生片 選信號 （ 簡單 ） 3. 線選法 —— 用除片內(nèi)尋址外的高位地址線中的 任一根 做為片選信 號，直接接各存儲器的片選端來區(qū)別各芯片的地址。 譯碼電路比較復雜。 （ 1） 先擴充位數(shù) ， 每 2個芯片一組 ， 構成 4個 8K 16芯片組； （ 2） 再擴充單元數(shù) ， 將這 4個芯片組組合成 32K 16存儲區(qū) 。 第 5章 計算機的存儲系統(tǒng) ? 當單元數(shù)與位數(shù)都要擴充時，將以上兩者結(jié)合起來。 ⑵ 由于容量的擴充，增加了兩位地址線，譯碼后產(chǎn)生 4個片選信號，用于區(qū)分 4個芯片。 具體連接如右。 第 5章 計算機的存儲系統(tǒng) =2（ 片 ） 一、位數(shù)擴充 例： 用 8K 8bit的 6264擴充形成 8K 16bit的芯片組，所需芯片： 8K 16bit 8K 8bit 方法 —— 兩個芯片的地址線 、 片選信號 及讀 /寫控制線分別互連； 兩個芯片的數(shù)據(jù)線各自獨立， 一片作低 8位（ D0~D7） , 另一片 作高 8位（ D8~D15）。 存儲器容量擴充 當單片存儲器芯片的容量不能滿足系統(tǒng)容量要求時，可多片組合以擴充位數(shù) 或 存貯單元數(shù) 。 即，當 CPU發(fā)出讀數(shù)據(jù)信號的時侯，存儲器已把數(shù)據(jù)輸出并穩(wěn)定在數(shù)據(jù)總