【正文】 RESETCONV表 462 MAX195引腳功能（續(xù)） 2022年 5月 28日星期六 集成電路原理及應(yīng)用 能源工程學(xué)院 100 本章結(jié)束 。 15 VSSA 模擬負(fù)電源輸入端，典型值為－ 5V。 13 AIN 模擬信號輸入端。 11 VSSD 數(shù)字負(fù)電源輸入端，典型值為－ 5V。當(dāng)該端為低電平時，轉(zhuǎn)換開始。它允許串行接口和三態(tài)數(shù)據(jù)輸出。該引腳的電平狀態(tài)能判斷轉(zhuǎn)換或校準(zhǔn)的狀態(tài)（開始和結(jié)束），可作為 MCU查詢或向MCU中斷申請信號。 6 DGND 數(shù)字地。 4 VDDD 數(shù)字正電源輸入端，典型值為＋ 5V。 2 CLK 轉(zhuǎn)換時鐘輸入端。 2022年 5月 28日星期六 集成電路原理及應(yīng)用 能源工程學(xué)院 98 引腳 符號 功 能 1 BP/UP/ 雙極性 /單極性 /停止輸入端。先加VSSA，后加 VSSD。 MAX195為小型 16腳 DIP和 SO封裝，如圖所示。 %。 %FSR。 2022年 5月 28日星期六 集成電路原理及應(yīng)用 能源工程學(xué)院 97 ? 采樣速率為 100000次 /s。 ? 具有線性和失調(diào)校準(zhǔn)電路。 ? 單極性和雙極性模擬輸入。 2022年 5月 28日星期六 集成電路原理及應(yīng)用 能源工程學(xué)院 91 上述有關(guān)引腳的控制功能的狀態(tài)關(guān)系如表所示 CE A0 功能說明 1 0 0 0 12位轉(zhuǎn)換 1 0 0 1 8位轉(zhuǎn)換 1 0 1 ＋ 5V 12位輸出 1 0 1 地 0 高 8位輸出 1 0 1 地 1 低 4位輸出 表 461 AD574A控制信號狀態(tài)表 CS C/R 8/212022年 5月 28日星期六 集成電路原理及應(yīng)用 能源工程學(xué)院 92 圖 465 AD574A的模擬輸入電路 2022年 5月 28日星期六 集成電路原理及應(yīng)用 能源工程學(xué)院 93 2. AD574A與單片機的接口 圖 466 AD574A與單片機的接口電路 2022年 5月 28日星期六 集成電路原理及應(yīng)用 能源工程學(xué)院 94 設(shè)要求 AD574A進行 12位轉(zhuǎn)換，單片機對轉(zhuǎn)換結(jié)果讀入，高 8位和低 4位分別存入片內(nèi) RAM的 31H和30H單元，其轉(zhuǎn)換子程序如下： AD574A： MOV R0， 7CH ； AD574A端口地址 MOV R1， 31H MOVX R0， A ；啟動 AD574A進行 12位轉(zhuǎn)換 SETB ；置 LOOP： JB ， LOOP ；檢測 STS的狀態(tài) INC R0 ；使 R/ C 為 1，按雙 字節(jié)讀取轉(zhuǎn)換結(jié)果 2022年 5月 28日星期六 集成電路原理及應(yīng)用 能源工程學(xué)院 95 MOVX A， R0 ；讀取高 8位轉(zhuǎn)換結(jié)果 MOV R1， A ；存高 8位結(jié)果 DEC R1 INC R0 INC R0 ；使 R/ C 、 A0均為 1 MOVX A， R0 ；讀取低 4位結(jié)果 ANL A， 0FH ；屏蔽高 4位 MOV R1， A ；存低 4位結(jié)果 RET 2022年 5月 28日星期六 集成電路原理及應(yīng)用 能源工程學(xué)院 96 16位串行 A/D轉(zhuǎn)換器 MAX195 MAX195是 MAXIM公司推出的 16位逐次逼近型 A/D轉(zhuǎn)換器 芯片的主要性能如下： ? 逐次比較型，分辨率 16位。在啟動 AD574A轉(zhuǎn)換時，用來控制轉(zhuǎn)換長度。 ? 3腳、 6腳 CS、 CE：片選信號，當(dāng) CS=0、 CE=1 ? 5腳 R/C：讀數(shù)據(jù) /轉(zhuǎn)換制信號 , 當(dāng) R/C=1， ADC轉(zhuǎn)換結(jié)果的數(shù)據(jù)允許被讀??； R/C=0，則允許啟動 A/D轉(zhuǎn)換。當(dāng) 12/ 8=1(+5V) 時，雙字節(jié)輸出，即 12條數(shù)據(jù)線同時有效輸出，當(dāng) 12/ 8＝ 0(0V)時，為單字節(jié)輸出，即只有高 8位或低 4位有效。低半字節(jié)為 DB0～ DB7。 ? 9腳 AGND：模擬地。 ? 15腳 DGND：數(shù)字地。 15V。 ? 11腳 Vcc、 VEE ：模擬部分供電的正電源和負(fù)電源，為 177。 ? 14腳 20VIN： 177。 ? 13腳 10VIN： 177。 ? 12腳 BIP：偏置電壓輸入。 2022年 5月 28日星期六 集成電路原理及應(yīng)用 能源工程學(xué)院 88 圖 464 AD574A的引腳排列圖 AD574A的引腳定義如下： ? 8腳 REF OUT：內(nèi)部參考電源輸出 (+10V)。 AD574A的轉(zhuǎn)換時間為 25?S。 2022年 5月 28日星期六 集成電路原理及應(yīng)用 能源工程學(xué)院 87 并行 A/D轉(zhuǎn)換器 AD574 AD574A是一種帶有三態(tài)緩沖器的快速 12位逐次比較式 A/D轉(zhuǎn)換芯片，可以直接與 8位或 16位微處理器相連，而無需附加邏輯接口電路。 ④ 轉(zhuǎn)換時間和轉(zhuǎn)換率：完成一次 A/D轉(zhuǎn)換所需要的時間稱為轉(zhuǎn)換時間。 ％。對應(yīng)一個給定的數(shù)字量的理論模擬量輸入與實際模擬量輸入之差稱為絕對精度或絕對誤差。 ②量程：即所轉(zhuǎn)換的電壓范圍。雙積分式 A/D轉(zhuǎn)換電路的轉(zhuǎn)換精度很高，但轉(zhuǎn)換速度較低。設(shè)這段時間為 ?T，則有 0d)(1 0 r e f1 ??? ? tURCU T?圖 462 雙積分型 A/D轉(zhuǎn)換原理框圖 由上式和式 i1 URCTu ?? 得 2022年 5月 28日星期六 集成電路原理及應(yīng)用 能源工程學(xué)院 84 由上式可知， ?T正比于輸入電壓 Ui，在 ?T內(nèi)進行時鐘脈沖計數(shù)，所計得的數(shù)字量正比于輸入電壓 Ui?，F(xiàn)將 12位數(shù)據(jù)送到 DAC7512中進行 D/A轉(zhuǎn)換，接口電路的轉(zhuǎn)換程序如下： SCLK BI T ； DAC7512的 SCLK與 8051的 DIN BI T ； DAC75121的 DIN與 8051的 DAH DATA 50H ； 12位數(shù)據(jù)高字節(jié) SYNC BIT ； DAC7512的 SYNC與 8051的 DAL DATA 51H ； 12位數(shù)據(jù)低字節(jié) DAOUT： MOV R7， 08H ；置循環(huán)次數(shù) MOV A， DAH ；取高 4位數(shù) ANL A， 0FH ；正常工作模式 CLR SYNC ；啟動寫時序 2022年 5月 28日星期六 集成電路原理及應(yīng)用 能源工程學(xué)院 78 DA1： RLC A ；從最高位開始串行移位 MOV DIN， C ；輸出數(shù)據(jù) SETB SCLK ；產(chǎn)生 SCLK上升沿 CLR SCLK ；產(chǎn)生 SCLK下降沿 DJNZ R7， DA1 ； 8位數(shù)據(jù)傳送完畢？ MOV R7， 08H MOV A， DAL ；取低 8位數(shù)據(jù) DA2： RLC A MOV DIN， C SETB SCLK CLR SCLK DJNZ R7， DA2 ；低 8位數(shù)據(jù)傳送完畢？ NOP SETB SYNC SETB DIN RET 2022年 5月 28日星期六 集成電路原理及應(yīng)用 能源工程學(xué)院 79 16位 D/A轉(zhuǎn)換器 PCM54 圖 458 16位 D/A轉(zhuǎn)換器 PCM54的應(yīng)用電路 2022年 5月 28日星期六 集成電路原理及應(yīng)用 能源工程學(xué)院 80 A/D轉(zhuǎn)換器的基礎(chǔ)知識 并行 A/D轉(zhuǎn)換器 AD574 16位串行 A/D轉(zhuǎn)換器 MAX195 A/D轉(zhuǎn)換器 2022年 5月 28日星期六 集成電路原理及應(yīng)用 能源工程學(xué)院 81 A/D轉(zhuǎn)換器 A/D轉(zhuǎn)換器的基礎(chǔ)知識 集成 A/D轉(zhuǎn)換器通常采用逐次逼近式A/D轉(zhuǎn)換器和雙積分式 A/D轉(zhuǎn)換器。 圖中， 8051的 DAC7512的 SYNC， DAC7512的SCLK。 圖 457 DAC7512與單片機的連接 而 DAC7512的串行數(shù)據(jù)線 DIN。而處于掉電模式時，所有的線性電路都斷開，但寄存器內(nèi)的數(shù)據(jù)不受影響。 其控制關(guān)系見下表。 D1 D0 11 10 9 8 7 6 5 4 3 2 1 0 DB15 DB0 器件內(nèi)部帶有上電復(fù)位電路，上電后寄存器內(nèi)容為 0，所以在正常工作模式時，上電復(fù)位后模擬輸出電壓為 0Ｖ。 2022年 5月 28日星期六 集成電路原理及應(yīng)用 能源工程學(xué)院 74 DAC7512采用三線制串行接口，串行寫操作時序。 掉電控制邏輯與電阻網(wǎng)絡(luò)一起用來設(shè)置器件的工作模式，即選擇正常輸出還是將輸出端與緩沖放大器斷開，而接入固定電阻 。 DAC7512采用 SOT236封裝如圖所示。 5腳 SCLK：串行時鐘輸入。 3腳 VDD：供電電源，直流 ＋ ～＋ 。 2022年 5月 28日星期六 集成電路原理及應(yīng)用 能源工程學(xué)院 72 1腳 VOUT：模擬輸出電壓。 ⑥內(nèi)置滿幅輸出的緩沖放大器。 ④ 具有三種關(guān)斷工作模式可供選擇， 5V電壓下的功耗僅為 。 ②寬的供電電壓范圍：＋ ～＋ 。