畢業(yè)設(shè)計(jì)開題報(bào)告張劍鋒(參考版)
2025-03-29 01:59本頁(yè)面
【正文】 畢 業(yè) 設(shè) 計(jì) 開 題 報(bào) 告指導(dǎo)教師意見： 指導(dǎo)教師： 2009年 11月 18日所在系審查意見： 系主任： 2009年 11月20 日。B為n位時(shí)的通式為 式中，bn1為最高位；bo為最低位。B為輸人數(shù)字量，常為一個(gè)二進(jìn)制數(shù)。 式中，UrＵouT?。紹Ur 一般D/A轉(zhuǎn)換器用如圖3所示的框圖表示。當(dāng)S0接通時(shí)，由圖2可知 圖2 D／A轉(zhuǎn)換器原理電路圖2所示的電路是一個(gè)3位二進(jìn)制數(shù)的D／A轉(zhuǎn)換電路，每位二進(jìn)制數(shù)控制一個(gè)開關(guān)S。下面以R－2 R T型D／A轉(zhuǎn)換器為例簡(jiǎn)要介紹D／A轉(zhuǎn)換器的工作原理。D/A轉(zhuǎn)換模塊：D／A轉(zhuǎn)換器按工作方式可分為并行D／A轉(zhuǎn)換器、串行D／A轉(zhuǎn)換器和間接D／A轉(zhuǎn)換器等。加上它的靈活性和高可靠性，幾乎可將整個(gè)設(shè)計(jì)系統(tǒng)下載于同一芯片中，實(shí)現(xiàn)片上系統(tǒng)(soc)，非常適合用于實(shí)現(xiàn)波形發(fā)生器的數(shù)字電路。它的應(yīng)用不僅使得數(shù)字電路系統(tǒng)的設(shè)計(jì)非常方便，并且還大大縮短了系統(tǒng)研制的周期，縮小了數(shù)字電路系統(tǒng)的體積和所用芯片的品種。FPGA模塊：FPGA(Field Programmable Gate Array)是目前廣泛采用的一種可編程器件M．隨著微電子技術(shù)的發(fā)展．現(xiàn)場(chǎng)可編程門陣列(FPGA)得到了飛速發(fā)展。調(diào)幅DAC 則是根據(jù)輸入的幅度調(diào)節(jié)數(shù)據(jù)，用來調(diào)節(jié)波形DAC 的基準(zhǔn)電壓，達(dá)到輸出波形幅度調(diào)節(jié)的目的。因?yàn)榉讲ǖ牟ㄐ沃挥袃煞N狀態(tài)（高、低電平），而波形DAC 的數(shù)據(jù)有8 位，可以表示256 中狀態(tài)，“00000000“此狀態(tài)無意義，所以還有255 種狀態(tài)，即在送入調(diào)幅DAC 的數(shù)據(jù)不變的情況下，更改送入波
研究報(bào)告相關(guān)推薦
鄂ICP備17016276號(hào)-1