【正文】
。解：當(dāng)EN=0 ，Qn+1=Qn ；當(dāng)EN=1，Qn+1=D ，則，令即可。10．，試寫出當(dāng)C= 0和C=1時(shí)，電路的狀態(tài)方程Qn+1，并說(shuō)出各自實(shí)現(xiàn)的功能。設(shè)觸發(fā)器的初始狀態(tài)為Q=0。（2）8．（a）所示，已知CP、J、（b）所示，畫出Q端的波形。假設(shè)數(shù)據(jù)輸入2和數(shù)據(jù)輸入3均恒定為0，請(qǐng)畫出Q的波形，并標(biāo)明Q對(duì)于時(shí)鐘及數(shù)據(jù)輸入1的延遲。與門的傳輸延遲時(shí)間tpdAND=16ns，或門的傳輸延遲時(shí)間tpdOR=18ns，異或門的傳輸延遲時(shí)間tpdXOR=22ns。（2）由兩個(gè)D鎖存器構(gòu)成的主從D觸發(fā)器，采用上升沿觸發(fā)方式。但GG2沒(méi)有形成正反饋，不具備鎖定功能，此時(shí)稱電路處于接收數(shù)據(jù)狀態(tài)；CP變?yōu)榈碗娖?時(shí)，=1，C=0，TG1斷開，TG2導(dǎo)通， GG2形成正反饋，構(gòu)成雙穩(wěn)態(tài)電路。（c）解：（1）圖所示是用兩個(gè)非門和兩個(gè)傳輸門構(gòu)成的鐘控D鎖存器。（b）（3）（c）（a）（b）所示的鎖存器和觸發(fā)器上，畫出它們的輸出波形。（a） （b）解： 6．（1）（a）所示由CMOS傳輸門構(gòu)成的鐘控D鎖存器的工作原理。 解：先寫出電路特性表。解：2．，已知輸入端 、的電壓波形，試畫出與之對(duì)應(yīng)的Q和的波形。s24．由3級(jí)觸發(fā)器構(gòu)成的環(huán)形和扭環(huán)形計(jì)數(shù)器的計(jì)數(shù)模值依次為 。A．8ms B．4ms C．8181。A．0011或1011 B．1000或1001 C．1011或1110 D．0011或1111 22．現(xiàn)欲將一個(gè)數(shù)據(jù)串延時(shí)4個(gè)CP的時(shí)間，則最簡(jiǎn)單的辦法采用 。20． 。A． 1100 B． 1011 C． 1101 D． 0000 74LS191功能表CPD0D1D2D3Q0Q1Q2Q30d0d1d2d3d0d1d2d3100↑加法計(jì)數(shù)101↑減法計(jì)數(shù)11保持19．下列功能的觸發(fā)器中， 不能構(gòu)成移位寄存器。A． 101 B．010 C．110 D．11118．， 74LS191具有異步置數(shù)的邏輯功能的加減計(jì)數(shù)器。A．101 B． 100 C． 011 D． 00017．。A．n B．2n C．n2 D．2 n14．一個(gè)5位的二進(jìn)制加計(jì)數(shù)器，由00000狀態(tài)開始，經(jīng)過(guò)75個(gè)時(shí)鐘脈沖后，此計(jì)數(shù)器的狀態(tài)為 ：A．01011 B．01100 C．01010 D．00111 15．，由此可判定該計(jì)數(shù)器為 。A．只與輸入有關(guān) B．只與電路當(dāng)前狀態(tài)有關(guān)C．與輸入和電路當(dāng)前狀態(tài)均有關(guān)D．與輸入和電路當(dāng)前狀態(tài)均無(wú)關(guān)12．摩爾型時(shí)序邏輯電路的輸出是 。 A．或非門 B．與非門 C．異或門 D．同或門10．觸發(fā)器異步輸入端的作用是 。輸出端Q所得波形的頻率為CP信號(hào)二分頻的電路為 。實(shí)現(xiàn)的電路是 。實(shí)現(xiàn)的電路是 。A．保持原態(tài) B．置0 C．置1 D．翻轉(zhuǎn)5．假設(shè)JK觸發(fā)器的現(xiàn)態(tài)Qn=0，要求Qn+1=0，則應(yīng)使 。假定鎖存器的初始狀態(tài)為0。A．SR=0 B．SR=1 C．S+R=0 D．S+R=1 2．，為使鎖存器處于“置1”狀態(tài)，其應(yīng)為 。加法器1完成兩個(gè)加數(shù)得初始加法，加法器2對(duì)加法器1輸出進(jìn)行修正。8421BCD碼的運(yùn)算規(guī)則是：當(dāng)兩數(shù)之和小于等于9（1001）時(shí)，所得結(jié)果即為輸出；當(dāng)所得結(jié)果大于9時(shí)，則應(yīng)加上6（0110）。（2）用全加器實(shí)現(xiàn)邏輯圖與36題同。要求：（1）用4線/16線譯碼器及門電路實(shí)現(xiàn) ；（2）只用四位全加器74LS283實(shí)現(xiàn)；（3）不用任何器件實(shí)現(xiàn)。解：Y=4A+B=A3A2A1A000+B3B2B1B037．用一片74283和盡量少的門電路設(shè)計(jì)余3碼到2421碼的轉(zhuǎn)換。解：∵ （B1）模16即為B1 ∴ A=B1時(shí)Y=1，否則Y=0，即B1A=B++11=B+為0時(shí)，Y=1。兩個(gè)加法器產(chǎn)生的進(jìn)位通過(guò)一定的邏輯生成和的高兩位。解：三個(gè)4位二進(jìn)制數(shù)相加，其和應(yīng)為6位。解：高4位加到比較器數(shù)值輸入端，最低位產(chǎn)生級(jí)聯(lián)輸入。 32．用三片四位數(shù)值比較器74LS85實(shí)現(xiàn)兩個(gè)12位二進(jìn)制數(shù)比較。74LS151的高位地址端A2折斷后，輸出不再響應(yīng)D0，D1，D2，D3輸入，8選1數(shù)據(jù)選擇器只相當(dāng)于一個(gè)4選1，此時(shí)地址輸入為A1A0，數(shù)據(jù)輸入為D4，D5，D6，D7，輸出Y等于與函數(shù)F相比較不難看出，只要令A(yù)B為地址，則D4＝C，D5＝，D6＝，D7＝C。要求寫出實(shí)現(xiàn)過(guò)程，畫出邏輯圖。解：MABCFMABCF00000000000011110011001101010101100000011111111100001111001100110101010100010111電路圖31．已知8選1數(shù)據(jù)選擇器74LS151芯片的選擇輸入端A2的引腳折斷，無(wú)法輸入信號(hào)，但芯片內(nèi)部功能完好。解：30．用8選1數(shù)據(jù)選擇器74LS151設(shè)計(jì)一個(gè)組合電路。解：令A(yù)1=C，A0=D，D2=1，D3=0連線圖：28．P（P2P1P0）和Q（Q2Q1Q0）為兩個(gè)三位無(wú)符號(hào)二進(jìn)制數(shù)，試用一個(gè)74LS138和一個(gè)74LS151和盡可能少的門電路設(shè)計(jì)如下組合電路：當(dāng)P=Q時(shí)輸出F=1，否則F=0。解；25．用二個(gè)4選1數(shù)據(jù)選擇器實(shí)現(xiàn)函數(shù)L，允許使用反相器。解：4選1數(shù)據(jù)選擇器的邏輯表達(dá)式為：將A1=A，A0=B，D0=1，D1=C，D3=C代入得根據(jù)表達(dá)式可畫出波形圖：22．，請(qǐng)寫出輸出L的邏輯函數(shù)表達(dá)式，并將它化成最簡(jiǎn)與或表達(dá)式。解： 20．，試寫出輸出E的最簡(jiǎn)邏輯函數(shù)表達(dá)式。解：連接圖18．用一個(gè)8線3線優(yōu)先編碼器74HC148和一個(gè)3線8線譯碼器74HC138實(shí)現(xiàn)3位格雷碼→3位二進(jìn)制的轉(zhuǎn)換。解：由圖（a）寫出邏輯函數(shù)并化簡(jiǎn)，得17．試用一片3線8線譯碼器74HC138和最少的門電路設(shè)計(jì)一個(gè)奇偶校驗(yàn)器，要求當(dāng)輸入變量ABCD中有偶數(shù)個(gè)1時(shí)輸出為1，否則為0。輸入、輸出真值表如表1所示。 解：由圖可見(jiàn)，74HC138的功能擴(kuò)展輸入端必須滿足E1＝才能正常譯碼，因此E1＝A3＝1；，即A4＝1，A5＝1； ，即A6＝0，A7＝0。 處于工作狀態(tài)的譯碼器C、D應(yīng)輸入的狀態(tài)ABCD①00②01③10④11解：處于工作狀態(tài)的譯碼器C、D應(yīng)輸入的狀態(tài)ABCD①00000111②01011011③10101101④11111110邏輯功能：由74LS139構(gòu)成的4線—16線譯碼器15．。14．，圖中①~⑤均為2線—4線譯碼器。當(dāng)A=C=D=0，出現(xiàn)，但由于輸入變量（A，B，D）的取值不可能發(fā)生（0，1，0）的輸入組合，因此，當(dāng)ACD=000時(shí)，B必然為0，因此也不會(huì)產(chǎn)生競(jìng)爭(zhēng)冒險(xiǎn)。電路圖為：解法二：如果邏輯表達(dá)式在某種取值下，出現(xiàn)、就有可能出現(xiàn)競(jìng)爭(zhēng)冒險(xiǎn)?？梢酝ㄟ^(guò)相切點(diǎn)位置增加一個(gè)乘積項(xiàng)，得進(jìn)一步分析，當(dāng)ACD=000時(shí)， ，由于輸入變量（A，B，D）的取值不可能發(fā)生（0，1，0）的輸入組合，因此，當(dāng)ACD=000時(shí)，B必然為0，不會(huì)產(chǎn)生競(jìng)爭(zhēng)冒險(xiǎn)。分析它的競(jìng)爭(zhēng)冒險(xiǎn)現(xiàn)象，如存在，則用最簡(jiǎn)單的電路改動(dòng)來(lái)消除之。解：卡諾圖如圖所示：上式中為冗余項(xiàng)，以消除競(jìng)爭(zhēng)冒險(xiǎn)。只要如圖所示增加冗余項(xiàng)即可，邏輯式變?yōu)椋河门c非門構(gòu)成的相應(yīng)電路如圖 (b)所示。解：卡諾圖如圖（a）所示。要求寫出設(shè)計(jì)過(guò)程。要求用最少的與非門實(shí)現(xiàn)。9．設(shè)計(jì)一個(gè)能被2或3整除的邏輯電路，其中被除數(shù)A、B、C、D是8421BCD編碼。根據(jù)題意列真值表如下：ABCZABCZ00001001001110100101110001101111（2）畫出卡諾圖如圖所示。開關(guān)閉合為1，開關(guān)斷開為0。8．請(qǐng)用最少器件設(shè)計(jì)一個(gè)健身房照明燈的控制電路，該健身房有東門、南門、西門，在各個(gè)門旁裝有一個(gè)開關(guān)，每個(gè)開關(guān)都能獨(dú)立控制燈的亮暗，控制電路具有以下功能：（1）某一門開關(guān)接通，燈即亮，開關(guān)斷，燈暗；（2）當(dāng)某一門開關(guān)接通，燈亮，接著接通另一門開關(guān)，則燈暗；（3）當(dāng)三個(gè)門開關(guān)都接通時(shí)，燈亮。輸 入輸 出輸 入輸 出B3B2B1B0G3G2G1G0B3B2B1B0G3G2G1G000000000100011000001000110011101001000111010111100110010101111100100011011001010010101111101101101100101111010010111010011111000（2）根據(jù)真值表分別畫出輸出變量G3，G2，G1，G0的卡諾圖。（1）真值表XYBIDBOXYBIDBO0000010010001111010001011110000110111111由卡諾圖得電路圖7．設(shè)計(jì)組合邏輯電路，將4位無(wú)符號(hào)二進(jìn)制數(shù)轉(zhuǎn)換成格雷碼。當(dāng)X＜Y+BI時(shí)，借位輸出BO置位。（2）真值表ABCDFABCDF00000000000011110011001101010101000000011111111100001111001100110101010100011111（3）用卡諾圖化簡(jiǎn) （4）邏輯圖 F=AB+ACD+BCD6．試設(shè)計(jì)一個(gè)全減器組合邏輯電路。解：（1）邏輯定義：A、B、C、D分別代表約翰、簡(jiǎn)妮、喬和蘇。表決的規(guī)則是如果約翰和簡(jiǎn)妮都同意，或多數(shù)同意吃炸雞，則他們?nèi)フu店，否則就去漢堡店。解：（1）真值表：A3A2A1A0FA3A2A1A0F000000000000111100110011010101011111111111111111000011110011001101010101000