【正文】 所有并行 語句都是并行執(zhí)行的，即與它們出現的先后次序無關。 End Process。 End Process。 End Process。 功能： clock? EVENT 就是對信號在當前的一個極小 的時間段內電平是否發(fā)生變化進行檢測。 END CASE。 WHEN “110” = tmp:=NOT rega。函數必須返回一個值 3. 6 空操作語句（ NULL） CASE OPCODE IS WHEN “001” = tmp:=rega and regb。 End Function opt。 Else Return (a or b)。 End procedure rs。 Return 表達式； 只能用于 Function Procedure rs (signal s ,r : in std_logic。 ? 函數和過程均能產生新的電路模塊。 函數與過程對比 ? 過程可以返回多值，函數只能返回一個值。 rd=d。 rb=b。 END process。 sort (c,d)。 sort (b,d)。 END SORT。y:=tmp。 Begin If xy then tmp:=x。 END liti。 子程序調用 例題 ENTITY liti IS PORT (a,b,c,d:in bit_vector(0 to 3)。 End Case。 When “0101”＝ Return “0000”。 End Function trans。 When Others＝ Return “1111”。 函數體 輸入變量 注意：函數定 義的位置 函數調用 例 2 Function trans (value : bit_vector(0 to 3) ) Return bit_vector Is Begin Case value IS When “0000”＝ Return “1100”。 End Process。 m(1)=sam(a(2), a(0), a(1))。 Architecture demo Of func Is Function sam ( x,y,z: bit) Return bit is Begin Return (x and y) or z End Function sam。 m : out bit_vector(0 to 2))。每調用一次子程序都意 味著增加了一個硬件電路模塊，因此，在實際使用時，要密 切關注和嚴格控制子程序的調用次數。 EXIT語句 子程序及其調用 子程序概述 函數 (Function) 過程（ Procedure） 子程序調用 3. 5 返回語句（ Return） 3. 6 空操作語句（ NULL） 3. 7 其它語句 子程序概述 子程序是一個 VHDL程序模塊，由順序語句構成，用于完成 重復性的計算工作，子程序有兩種類型，即過程（ Procedure） 和函數（ Function）。 END PROCESS。 END LOOP。 BEGIN PROCESS (a,b) BEGIN FOR n IN 0 TO 7 LOOP tmp(n)= a(n) xnor b(n)。 END BIJIAO。 b : IN STD_LOGIC_VECTOR(0 TO 7)。 USE 。 END JIEGOU。 y = tmq。 tmq=?1?。 BEGIN PROCESS (a,b) BEGIN FOR n IN 0 TO 7 LOOP tmp(n)= a(n) xnor b(n)。 ARCHITECTURE JIEGOU OF BIJIAO IS Signal tmp : STD_LOGIC_VECTOR(0 TO 7)。 y: OUT STD_LOGIC)。 ENTITY BIJIAO IS PORT (a : IN STD_LOGIC_VECTOR(0 TO 7)。 EXIT LOOP 標號； EXIT LOOP 標號 WHEN 條件表達式； 循環(huán)語句轉向控制 LIBRARY IEEE。 NEXT與 EXIT語句 NEXT。 END LOOP L1。 三 . WHILE_LOOP語句 [標號 :] WHILE 循環(huán)控制變量 LOOP 順序語句 END LOOP [標號 ]； 例 1： Shift1 : PROCESS (inputx) VARIABLE n : POSITIVE :=1 BEGIN L1 : WHILE n8 LOOP outputx(n)= input (n+8)。 END PROCESS。 END LOOP。 BEGIN PROCESS (a) BEGIN tmp = ?0?。 END JIOU。 ENTITY JIOU IS PORT (a : IN STD_LOGIC_VECTOR(7DOWNTO 0)。 二、 FOR_LOOP語句 [LOOP標號 :] FOR 循環(huán)變量 IN 循環(huán)次數范圍 LOOP 順序語句； END LOOP [LOOP 標號 ] ； A7 A6 A5 A4 A3 A2 A1 A0 X O R 結果1 1 1 0 0 0 0 1 01 1 1 1 1 0 0 1 01 1 1 0 0 0 0 0 11 1 1 1 1 0 0 0 1例：試設計一個八位奇偶校驗器 注： 0 XOR a = a LIBRARY IEEE。 EXIT L2 WHEN a 10。9 End a1。 7 when “1000“ = Y= “1111111 ”。5 when 0110“ = Y= 1111101”。3 when 0100“ = Y= 1100110” 。 1 when 0010“ = Y= 1011011”。 Architecture a1 of btod is Begin Process(d) Begin Case A is when 0000“ = Y= 0111111”。 Y : out std_logic_vector(6 downto 0))。 Use 。 (二 ) 七段數碼顯示器 ↗↗↗↗↗↗↗↗↗↗↗↗↗abcdefg↗共陰極接法 a b c d e f gabcdefg a b c d e f gabcdef g1 1 1 1 0 1 19的顯示代碼 字型顯示代碼a b c d e f g1 1 1 1 1 1 00 1 1 0 0 0 01 1 0 1 1 0 11 1 1 1 0 0 10 1 1 0 0 1 10 1 1 0 0 1 11 0 1 1 1 1 11 1 1 0 0 0 01 1 1 1 1 1 11 1 1 1 0 1 1輔助實驗 顯示譯碼器 顯示譯碼器功能 1514131211109YfYgYaYbYcYdYeA1A2A3A0adgA3 A2 A1 A0 Ya Yb Yc Yd Ye Yf Yg0 0 0 0 1 1 1 1 1 1 0 00 0 0 1 0 1 1 0 0 0 0 10 0 1 0 1 1 0 1 1 0 1 20 0 1 1 1 1 1 1 0 0 1 30 1 0 0 0 1 1 0 0 1 1 40 1 0 1 1 0 1 1 0 1 1 50 1 1 0 0 0 1 1 1 1 1 60 1 1 1 1 1 1 0 0 0 0 71 0 0 0 1 1 1 1 1 1 1 81 0 0 1 1 1 1 0 0 1 1 9輸入 輸出顯示結果其真值表如下所示 : 輸入代碼 輸出顯示代碼 Library ieee。 3. IF語句可實現優(yōu)先級， CASE語句則不可以。 IF 與 CASE比較 1. IF語句中條件句之間是相與的關系， CASE語句中條件句之間是相或的關系。 WHEN 4 TO 7 2 = Z3=?1?。 …… CASE SEL IS WHEN 0 = Z1 =?1?。 END activ。 END CASE。 WHEN “11”= z=d。 WHEN “01”= z=b。 BEGIN S= s1amp。 END ARCHITECTURE activ。 ELSE d=z。 ELSIF s=“01” then b=z。 BEGIN S= s1amp。 END activ。 END CASE。 WHEN “11”= z=d。 WHEN “01”= z=b。 BEGIN S= s1amp。 END ENTITY mux41。 a,b,c,d: in std_logic。 CASE 語句根據滿足的條件 直接 選擇多項順序語句的一項執(zhí)行 =不是信號賦值符號，其意思等價于 “ THEN” 注 例題 1: 用 CASE語句設計四選一數據選擇器 s1s2abcdzM U X 4 1s1 s1 Y0 00 11 011abcdLIBRARY IEEE。 A1 A2 A3 Y7 Y6 Y5 Y4 Y3 Y2 Y1 Y00 0 0 0 0 0 0 0 0 0 10 0 1 0 0 0 0 0 0 1 00 1 0 0 0 0 0 0 1 0 00 1 1 0 0 0 0 1 0 0 01 0 0 0 0 0 1 0 0 0 01 0 1 0 0 1 0 0 0 0 01 1 0 0 1 0 0 0 0 0 01 1 1 1 0 0 0 0 0 0 0 作用：根據條件進行相應的賦值操作。 END a1。 ELSIF A=“110” THEN Y=“01000000”。 ELSIF A=“100” THEN Y=“00010000”。 ELSIF A=“010” THEN Y=“00000100”。 實 體 設 計 功能：設計元件外觀 A1A2A3Y1Y2Y3Y4Y5Y6Y0Y73線－8線譯碼器ARCHITECTURE a1 or coder IS Begin IF A=“000” THEN Y=“00000001”。 ENTITY coder IS PORT(A : IN STD_LOGIC_VECTOR(1 TO 3) Y: OUT STD_LOGIC_VECTOR(7 DOWNTO 0))。 練習題： 設計一個 3線－ 8線譯碼器 A1 A2 A3 Y7 Y6 Y5 Y4 Y3 Y2 Y1 Y00 0 0 0 0 0 0 0 0 0 10 0 1 0 0 0 0 0 0 1 00 1 0 0 0 0 0 0 1 0 00 1 1 0 0 0 0 1 0 0 01 0 0 0 0 0 1 0 0 0 01 0 1 0 0 1 0 0 0 0 01 1 0 0 1 0 0 0 0 0 01 1 1 1 0 0 0 0 0 0 0A1A2A3Y1Y2Y3Y4Y5Y6Y0Y73線－8線譯碼器元件外觀 輸入輸出邏輯關系 LIBRARY IEEE 。 A7 A6 A5 A4 A3 A2 A1 A0 Y3 Y2 Y11 1 1 10 1 1 1 00 0 1 1 0 10 0 0 1 1 0 00 0 0 0 1 0 1 10 0 0 0 0 1 0 1 00 0 0 0 0 0 1 0 0 10 0 0 0 0 0 0 1 0 0 0END a1。 ELSIF (I(1)=?1?) THEN Y=“001”。 ELSIF (I(3)=?1?) THEN Y=“011”。 ELSIF (I(5)=?1