【正文】 _BIS_SR(LPM0_bits)。 DMA0CTL = DMADT_4 + DMASRCINCR_3 + DMASBDB + DMAEN。P1OUT)。 __data16_write_addr((unsigned short) amp。 __data16_write_addr((unsigned short) amp。 P1DIR |= BIT0+BIT1。 } } include const unsigned char testconst[] = { 0x00, 0x03, 0x02, 0x03, 0x00, 0x01 }。 P1OUT amp。) { P1OUT |= 0x01。 DMA0CTL = DMADT_5 + DMASRCINCR_3 + DMADSTINCR_3 + DMAEN。DMA0DA,(unsigned long) 0x240)。DMA0SA,(unsigned long) 0x220)。 P1DIR |= 0x01。 DMA寄存器 DMA應(yīng)用舉例 例 1： 利用 DMA控制器將數(shù)據(jù)塊由 RAM的 220h240h單元傳輸?shù)?40h260h單元。 ? DMA控制器中斷 在任何傳輸模式下，只要 DMAxSZ寄存器 的內(nèi)容減為 0，相應(yīng)通道的中斷標(biāo)志就被置位。 ?固定優(yōu)先級方式 ?循環(huán)優(yōu)先級方式 DMA優(yōu)先級 進(jìn)行傳輸?shù)耐ǖ? 新優(yōu)先級 ? DMA與系統(tǒng)中斷 系統(tǒng)中斷不能打斷 DMA傳輸，直到 DMA傳輸結(jié)束才能被響應(yīng)。 DMA控制器的結(jié)構(gòu)與特性 ? 數(shù)據(jù)傳送不需要 CPU介入，完全由 DMA控制器自行管理 ? 在整個地址空間范圍內(nèi)傳輸數(shù)據(jù) ? 能夠提高片內(nèi)外設(shè)數(shù)據(jù)吞吐能力，實現(xiàn)高速傳輸 ? 減少系統(tǒng)功耗 ? 字節(jié)和字?jǐn)?shù)據(jù)可以混合傳送 ? 4種傳輸尋址模式 ? 觸發(fā)方式靈活：邊沿或電平觸發(fā) ? 單個、塊或突發(fā)傳輸模式 ? 8個獨立 DMA通道，可配置通道優(yōu)先權(quán) DMA 結(jié)構(gòu)框圖 DMA控制器的配置和操作 DMA觸發(fā)源 每個 DMA通道的初始化是完全獨立的，通過各自的控 制位 DMAxTSEL來選擇觸發(fā)事件：當(dāng)相應(yīng)的觸發(fā)源準(zhǔn)備 就緒時，會向 DMA控制器發(fā)出 DMA請求。 // Enter LPM0 w/ interrupt } // Watchdog Timer interrupt service routine pragma vector=WDT_VECTOR __interrupt void watchdog_timer(void) { P1OUT ^= 0x01。 // Enable WDT interrupt P1DIR |= 0x01。 // Set Watchdog Timer interval to 1000ms WDTCTL =WDT_ADLY_ // Enter LPM3 __no_operation()。 // CCR2 PWM duty cycle TA0CTL = TASSEL_1 + MC_1 + TACLR。 // CCR1 PWM duty cycle TA0CCTL2 = OUTMOD_7。 // PWM Period TA0CCTL1 = OUTMOD_7。 // and output P1SEL |= BIT2+BIT3。OFIFG)。= ~OFIFG。= ~(XT2OFFG + XT1LFOFFG + DCOFFG)。 // XT1 On UCSCTL6 |= XCAP_3。 UCSCTL6 amp。 LOCKIO) // Unlock XT1 pins for operation BAKCTL amp。 } } include void main(void) { WDTCTL = WDTPW + WDTHOLD。 //overflow break。 // reserved case 12: break。 // reserved case 8: break。 // CCR1 not used case 4: break。 // For debugger } 例題 1： 編寫程序，程序運(yùn)行之后，開發(fā)板上的 3個 LED以 頻率閃爍； // Timer0_A5 Interrupt Vector (TAIV) handler pragma vector=TIMER0_A1_VECTOR __interrupt void TIMER0_A1_ISR(void) { switch(__even_in_range(TA0IV,14)) { case 0: break。 // ACLK, continue mode, clear TAR // enable interrupt __bis_SR_register(LPM3_bits + GIE)。 // Test oscillator fault flag P4DIR |= BIT4+BIT5+BIT6。 // Clear fault flags }while (SFRIFG1amp。 // Clear XT2,XT1,DCO fault flags SFRIFG1 amp。 // Internal load cap // Loop until XT1 fault flag is cleared do { UCSCTL7 amp。= ~(XT1OFF)。= ~(LOCKIO)。 // Stop WDT while(BAKCTL amp。如下圖所示： ◆ PWM丌需要修改占空比和時間時， CPU在做完 Timer_A初始化工作乊后， Timer_A就能自動輸出 PWM，而丌需利用中斷維持 PWM輸出，此時 CPU就可以迚入低功耗狀態(tài)。如下圖所示： ◆ 可以隨時間變化任意改變 PWM信號的占空比，具體做法： ? 保持 CCR0值（周期丌變）； ? 改變 CCRx值（改變占空比）。 ◆ TAxCCR1～ TAxCCRx中斷，如下圖所示： 定時器 A典型應(yīng)用 ——實現(xiàn) PWM ◆ PWM信號是一種具有固定周期丌定占空比的數(shù)字信號，如下圖所示： ◆ 如果 Timer_A定時器的計數(shù)器工作在增計數(shù)方式，輸出采用 輸出模式 7（復(fù)位 /置位模式）， 則可利用寄存器 TAxCCR0控制 PWM波形的周期，用某個寄存器 TAxCCRx控制占空比。 ◆ TAxCCR0中斷如下圖所示： 定時器 A —— 中斷 ◆ TAxCCR1～ TAxCCRx和定時器按照優(yōu)先次序結(jié)合共用一個中斷向量，屬于多源中斷。每個捕獲 /比較模塊可獨立編程，由捕獲 /比較外部信號以產(chǎn)生中斷。 111 輸出模式 7： 復(fù)位 /置位 輸出電平在 TAxR的值等于 TAxCCRn時復(fù)位，當(dāng)TAxR的值等于 TAxCCR0時置位。 101 輸出模式 5： 復(fù)位 輸出在 TAxR的值等于 TAxCCRn時復(fù)位，并保持低電平直到選擇另一種輸出模式。 011 輸出模式 3： 置位 /復(fù)位 輸出在 TAxR的值等于 TAxCCRn時置位，當(dāng) TAxR的值等于 TAxCCR0時復(fù)位。 001 輸出模式 1： 置位 輸出信號在 TAxR等于 TAxCCRn時置位，并保持置位到定時器復(fù)位或選擇另一種輸出模式為止。 定時器 A —— 輸出單元 OUTMODx 模式 說明 000 輸出模式 0： 輸出 輸出信號取決與寄存器 TACCTLx 中的 OUT位。 ?輸出單元在輸出控制位 OUTMODx的控制下，有 8種輸出模式輸出信號。 ?除模式 0外，其他模式的輸出都在定時器時鐘上升沿時