【正文】 （ ） 第十章答案 十三、 選擇題 1． AD 2． A 3． A 4． ABCD 5． ABCD 6． AD 7． ABCD 8． AC 9． BD 10． ACD 11． D 十四、 判斷題 1. 2. 3.√ 4. 5. √ 6.√ 7.√ 8. 9. 10. 。（ ） ９． 在系統(tǒng)可編程邏輯器件 ISPPLD 不需編程器就可以高速而反復(fù)地編程，則它與 RAM 隨機(jī)存取存儲器的功能相同。（ ） ７． ABEL 語言是一種通用的硬件 描述語言（ HDL），用于 PLD 的開發(fā)。（ ） ５． PAL 的輸出電路是固定的，不可編程，所以它的型號很多。（ ） ３． PAL 和 GAL 都是與陣列可編程、或陣列固定。 二十六、 判斷題（正確打√，錯誤的打） １． PROM 不僅可以讀，也可以寫（編程），則它的功能與 RAM 相同。 10． ISPPLD 器件開發(fā)系統(tǒng)的組成有 。 8．只可進(jìn)行一次編程的可編程器件有 。 A. 便于仿真測試 6． GAL 的輸出電路是 。 A. 組合邏輯電路 4． PLD 器件的基本結(jié)構(gòu)組成有 。 的與陣列固定，不可編程 B. PROM 與陣列、或陣列均不可編程 與陣列、或陣列均可編程 D. PAL 的與陣列可編程 2．當(dāng) 用 專 用 輸 出 結(jié) 構(gòu) 的 PAL 設(shè)計時序邏輯電路時，必須還要具備有 。（ ） 三、填空題 1．存儲器的 和 是反映系統(tǒng)性能的兩個重要指標(biāo)。（ ） ９． PROM 的或陣列（存儲矩陣）是可編程陣列。（ ） ７． RAM 中的信息，當(dāng)電源斷掉后又接通，則原存的信息不會改變。（ ） ５． 所有的半導(dǎo)體存儲器在運行時都具有讀和寫的功能。（ ） ３． 動態(tài)隨機(jī)存取存儲器需要不斷地刷新，以防止電容上存儲的信息丟失。 B. 全譯碼不可編程陣列 二十四、 判斷題（正確打√，錯誤的打） １． 實際中，常以字?jǐn)?shù)和位數(shù)的乘積表示存儲容量。 9 根，數(shù)據(jù)線 1 根 1 根，數(shù)據(jù)線 9 根 512 根，數(shù)據(jù)線 9 根 9 根，數(shù)據(jù)線 512 根 14．用 若 干 RAM 實 現(xiàn) 位 擴(kuò) 展 時 ，其 方 法 是 將 相應(yīng)地并聯(lián)在一起。 改變 0 12．隨機(jī)存取存儲器 RAM 中的內(nèi)容，當(dāng)電源斷掉后又接通，存儲器中的內(nèi)容 。 10．只讀存儲器 ROM 在運行時具有 功能。 /寫 /寫 8．欲 將 容 量 為 128 1 的 RAM 擴(kuò)展為 1024 8，則 需 要控制各片選端的輔助譯碼器的輸出端數(shù)為 。 3 8 8 D. 256 256 1024 1 的存儲矩陣有 。 4．若 RAM 的地址碼有 8 位 ，行 、列 地 址 譯 碼 器 的 輸 入 端 都 為 4 個 ，則 它們的輸出線（即字線加位線）共有 條。 2．要構(gòu)成容量為 4K 8 的 RAM，需要 片容量為 256 4 的 RAM。（ ） 二十二、 填空題 1．將模擬信號轉(zhuǎn)換為數(shù)字信號，需要經(jīng)過 、 、 、 四個過程。（ ） ９． 雙積分型 A/D 轉(zhuǎn)換器的轉(zhuǎn)換精度高、抗干擾能力強(qiáng)，因此常用于數(shù)字式儀表中。（ ） ７． A/D 轉(zhuǎn)換器的二進(jìn)制數(shù)的位數(shù)越多，量化級分得越多，量化誤差就可以減小到 0。（ ） ５． A/D 轉(zhuǎn)換器的二進(jìn)制數(shù)的位數(shù)越多，量化單位△越小。（ ） ３． D/A 轉(zhuǎn)換器的位數(shù)越多，能夠 分辨的最小輸出電壓變化量就越小。 二十一、 判斷題（正確打√，錯誤的打） １． 權(quán)電阻網(wǎng)絡(luò) D/A 轉(zhuǎn)換器的電路簡單且便于集成工藝制造，因此被廣泛使用。 9．若某 ADC 取量化單位△ = 81 REFV ，并規(guī)定對于輸入電壓 Iu ，在 0≤ Iu ＜81 REFV 時 ，認(rèn) 為 輸 入 的 模 擬 電 壓 為 0V，輸 出 的 二 進(jìn) 制 數(shù) 為 000，則 85 REFV ≤Iu ＜ 86 REFV 時，輸出的二進(jìn)制數(shù)為 。 7．用二進(jìn)制碼表示指定離散電平的過程稱為 。 5．為 使 采 樣 輸 出 信 號 不 失 真 地 代 表 輸 入 模 擬 信 號 ，采 樣 頻 率 fs 和輸入模擬信號的最高頻率 f axIm 的關(guān)系是 。 3．一個無符號 4 位權(quán)電阻 DAC，最低位處的電阻為 40KΩ，則最高位處電阻為 。 第七章答案 四、 選擇題 1． A 2． D 3． C 4． D 5． B 6． A 7． B 8． B 9． B 10． D 11． D 12． A 13． B 14． AB 15． A 16． C 五、 判斷題 1.√ 2.√ 3.√ 4.√ 5. 6. 7.√ 8. 9. 10. 11.√ 12. 13. 14.√ 六、 填空題 1． 移位 數(shù)碼 2． 組合邏輯電路 時序邏輯電路 3． 4 4． 同步 異步 第八章（選擇、判斷共 20 題） 二十、 選擇題 1．一個無符號 8 位數(shù)字量輸入的 DAC，其分辨率為 位。 3．由 四 位 移 位 寄 存 器 構(gòu) 成 的 順 序 脈 沖 發(fā) 生 器 可 產(chǎn) 生 個順序脈沖。（ ） 十九、 填空題 1． 寄存器按照功能不同可分為兩類： 寄 存 器 和 寄存器。（ ） 13．同步二進(jìn)制計數(shù)器的電路比異步二進(jìn)制計數(shù)器復(fù)雜，所以 實際應(yīng)用中較少使用同步二進(jìn)制計數(shù)器。（ ） 11．在 同 步 時 序 電 路 的 設(shè) 計 中 ，若 最 簡 狀 態(tài) 表 中 的 狀 態(tài) 數(shù) 為 2N ，而 又 是用 N 級觸發(fā)器來實現(xiàn)其電路，則不需檢查電路的自啟動性。（ ） 9．計數(shù)器的模是指對輸入的計數(shù)脈沖的個數(shù)。（ ） 7．環(huán)形計 數(shù)器如果不作自啟動修改，則總有孤立狀態(tài)存在。（ ） 5．異步時序電路的各級觸發(fā)器類型不同。（ ） 3．時序電路不含有記憶功能的器件。 十八、 判斷題（正確打√，錯誤的打） 1．同步時序電路由組合電路和存儲器兩部分組成。 =AB， K= BA? =AB， K= BA = BA? ， K=AB = BA ， K=AB 15．要產(chǎn)生 10 個順序脈沖，若用四位雙向移位寄存器 CT74LS194 來實現(xiàn)，需要 片。 13．某移位寄存器的時鐘脈沖頻率為 100KHZ，欲將存放在該寄存器中的數(shù)左移 8 位，完成該操作需要 時間。 11．用二進(jìn)制異步計數(shù)器從 0 做加法，計到十進(jìn)制數(shù) 178，則最少需要 個觸發(fā)器。 0， 1， 2， 3， 4， 5， 6， 7 這幾個數(shù)的計數(shù)器，如果設(shè)計合理，采用同步二進(jìn)制計數(shù)器，最少應(yīng)使用 級觸發(fā)器。 7．同步時序電路和異步時序電路比較，其差異在于后者 。 5. N 個觸發(fā)器可以構(gòu)成能寄存 位二進(jìn)制數(shù)碼的寄存器 。 3．下列邏輯電路中為時序邏輯電路的是 。 CP 控制。 3．消 除 竟 爭 冒 險 的 方 法 有 、 、 等。（ ） 十六、 填空題 1．半導(dǎo)體 數(shù) 碼 顯 示 器 的 內(nèi) 部 接 法 有 兩 種 形 式 ： 共