多路數(shù)據(jù)采集系統(tǒng)設(shè)計(jì)(參考版)
2025-01-21 15:00本頁面
【正文】 合肥：中國科學(xué)技術(shù)大學(xué)出版社，1990.4. 致謝 ：感謝陶彪老師和胡薔老師在課程設(shè)計(jì)期間的幫助！附錄 。北京：電子工業(yè)出版社。北京：機(jī)械工業(yè)出版社。(4) 模仿模擬量輸入并非為實(shí)際的信號輸入，它使得整個(gè)系統(tǒng)的功耗增大，從而導(dǎo)致系統(tǒng)電源電壓變化，而電源電壓同時(shí)為A/D轉(zhuǎn)換提供了參考電壓源，所以會(huì)引起采集的數(shù)據(jù)誤差。(2) 單片機(jī)本身自帶的A/D轉(zhuǎn)換器的引腳輸入漏電流所引起的誤差。當(dāng)實(shí)測值小于2V時(shí)，相對誤差有所增大，當(dāng)實(shí)測值大于2V時(shí)，相對誤差開始減小。通過采集的數(shù)據(jù)分析可以看出，系統(tǒng)所采集的數(shù)據(jù)確實(shí)存在一定的誤差。系統(tǒng)中單片機(jī)與上位機(jī)之間采用RS 485標(biāo)準(zhǔn)接口方式進(jìn)行通訊，也可采用RS 232差分方式進(jìn)行傳輸，以改善通訊速率和傳輸距離。在空閑模式下凍結(jié)CPU而RAM定時(shí)器、串行口和中斷系統(tǒng)維持其功能。快速脈沖編程，如編寫4kB片內(nèi)ROM僅需12秒。它結(jié)合了HMOS的高速和高密度技術(shù)及CHMOS的低功耗特征，是80C51BH的EPROM版本，電改寫光擦除的片內(nèi)4kB EPROM。初始化A/D轉(zhuǎn)換讀入數(shù)據(jù)發(fā)送狀態(tài)數(shù)據(jù)處理載波發(fā)送接收狀態(tài)返回?cái)?shù)據(jù)發(fā)送完否N 小結(jié)本系統(tǒng)采用集成函數(shù)發(fā)生器ICL8038產(chǎn)生一正弦信號，用于模擬現(xiàn)場需要采集的數(shù)據(jù)，產(chǎn)生的模擬信號精度較高。系統(tǒng)中采用軟件方法消除抖動(dòng)影響。而軟件方法：當(dāng)發(fā)現(xiàn)有健按下時(shí)，不立即進(jìn)行鍵盤掃描，而是延時(shí)10 毫秒后再進(jìn)行。去抖動(dòng)有硬件和軟件兩種方法。若抖動(dòng)問題不解決，就會(huì)引起對閉合鍵的多次讀入。當(dāng)用手按下一個(gè)鍵時(shí)，往往會(huì)出現(xiàn)所按鍵在閉合位置和斷開位置之間跳幾下才穩(wěn)定到閉合狀態(tài)的情況，在釋放一個(gè)鍵時(shí)，也會(huì)出現(xiàn)類似的情況。 本系統(tǒng)只需要幾個(gè)功能鍵，鍵的數(shù)量比較少，所以采用獨(dú)立式結(jié)構(gòu)。所以在主機(jī)的電路中，只需外接按鍵電路、三個(gè)LED電路、RS485接口電路圖5 主機(jī)系統(tǒng)電路圖 串口電路 RS485接口電路本系統(tǒng)用到的RS485的接口電路如圖12所示，其中R1為阻抗匹配電阻，在傳輸距離比較短的情況下，可以不用。本系統(tǒng)中，采用AT89C52作為CPU處理器，充分利用其硬件資源，結(jié)合74ls373鎖存器，7404 、74074138等數(shù)字處理芯片，連接了各個(gè)硬件模塊。需要主要的是，如果加密位1被編程，復(fù)位時(shí)EA端會(huì)自動(dòng)內(nèi)部鎖存。/VPP:外部訪問允許。當(dāng)AT89C52執(zhí)行外部程序存儲(chǔ)器的指令時(shí)，每個(gè)機(jī)器周期兩次有效，除了當(dāng)訪問外部數(shù)據(jù)存儲(chǔ)器時(shí)，將跳過兩個(gè)信號。一般情況下，ALE是以晶振頻率的1/6輸出，可以用作外部時(shí)鐘或定時(shí)目的。ALE/:當(dāng)訪問外部存儲(chǔ)器時(shí)，地址鎖存允許是一輸出脈沖，用以鎖存地址的低8位字節(jié)。當(dāng)振蕩器工作時(shí)，RST引腳出現(xiàn)兩個(gè)機(jī)器周期的高電平將使單片機(jī)復(fù)位。P3口的第二功能端口引腳第二功能RXD (串行輸入口)TXD（串行輸出口） (外部中斷0)（外部中斷1）T0（定時(shí)器0）T1（定時(shí)器1）（外部數(shù)據(jù)存儲(chǔ)器寫選通）（外部數(shù)據(jù)存儲(chǔ)器都選通）作為輸入口，因?yàn)閮?nèi)部存在上拉電阻，某個(gè)引腳被外部信號拉低時(shí)會(huì)輸出電流（IIL）。P3口的輸出緩沖能驅(qū)動(dòng)4個(gè)TTL邏輯門電路。當(dāng)利用8位地址線訪問外部數(shù)據(jù)存儲(chǔ)器時(shí)（例MOVX ＠R1），P2口輸出特殊功能寄存器的內(nèi)容。P2口在訪問外部程序存儲(chǔ)器或16位地址的外部數(shù)據(jù)存儲(chǔ)器（例如MOVX ＠ DPTR）時(shí)，P2口送出高8位地址數(shù)據(jù)。當(dāng)向P2口寫1時(shí)，通過內(nèi)部上拉電阻把端口拉到高電平，此時(shí)可以用作輸入口。P2口：P2是一帶有內(nèi)部上拉電阻的8位雙向的I/O端口。當(dāng)作為輸入端使用時(shí)，P1口因?yàn)閮?nèi)部存在上拉電阻，所以當(dāng)外部被拉低時(shí)會(huì)輸出一個(gè)低電流（IIL）。P1口的輸出緩沖能接受或輸出4個(gè)TTL邏輯門電路。在Flash編程時(shí)，P0口接收指令字節(jié)，同時(shí)輸出指令字節(jié)在程序校驗(yàn)時(shí)。當(dāng)P0口訪問外部程序存儲(chǔ)器或數(shù)據(jù)存儲(chǔ)器時(shí)，它還可設(shè)定成地址數(shù)據(jù)總線復(fù)用的形式。P0口：P0口是一組8位漏極開路型雙向I/O口，作為輸出口用時(shí)，每個(gè)引腳能驅(qū)動(dòng)8個(gè)TTL邏輯門電路。VCC：電源電壓掉電模式下，保存RAM數(shù)據(jù)，時(shí)鐘振蕩停止，同時(shí)停止芯片內(nèi)其它功能。此外，87C51還可通過兩種軟件選擇空閑和掉電模式。87C51內(nèi)置中央處理單元、128字節(jié)內(nèi)部數(shù)據(jù)存儲(chǔ)器RAM、32個(gè)雙向輸入/輸出(I/O)口、2個(gè)16位定時(shí)/計(jì)數(shù)器和5個(gè)兩級中斷結(jié)構(gòu)，一個(gè)全雙工串行通信口，片內(nèi)時(shí)鐘振蕩電路。 AD0809與單片機(jī)的接口電路 單片機(jī)模塊87C51采用INTEL公司可靠的CHMOS工藝技術(shù)制造的高性能8位單片機(jī)，屬于標(biāo)準(zhǔn)的MCS51的體系結(jié)構(gòu)和指令系統(tǒng)。一是8路模擬信號通道的選擇，二是A/D轉(zhuǎn)換完成后轉(zhuǎn)換數(shù)據(jù)的傳送。 。其典型值為+5V(Vref(+)=+5V, Vref()=5V). ADC0809的MCS51單片機(jī)與接口Vcc—— +5V電源。用于控制三態(tài)輸出鎖存器向單片機(jī)輸出轉(zhuǎn)換得到的數(shù)據(jù)。為三態(tài)緩沖輸出形式，可以和單片機(jī)的數(shù)據(jù)線直接相連。使用中該狀態(tài)信號即可作為查詢的狀態(tài)標(biāo)志，又可作為中斷請求信號使用。通常使用頻率為500KHz的時(shí)鐘信號EOC——轉(zhuǎn)換結(jié)束信號。CLK——時(shí)鐘信號。 通道端口選擇線，A為低地址，C為高地址，引腳圖中為ADDA，ADDB和ADDC。START上升沿時(shí)，復(fù)
環(huán)評公示相關(guān)推薦
鄂ICP備17016276號-1