【正文】 2．指令長度固定，指。.SYN—設(shè)計項目管理文件；.ABL—ABEL硬件描述語言源文件；.ABV—測試向量描述文件；.SCH—電路原理圖描述文件；.VHD—VHDL硬件描述語言源文件；.V—Verilog硬件描述語言源文件；.PPN—引腳鎖定描述文件(用電路圖引腳時為中間文件)；.PAR—適配器控制參數(shù)文件；.INI—運(yùn)行環(huán)境配置文件；.SYM—中間文件，電路符號文件；.TMV—經(jīng)編譯的測試向量文件；.WAV—波形觀察文件；.WDL—波形激勵文件，包含波形圖，是以波形描述語言的格式存在；.WET—包含所創(chuàng)建波形的節(jié)點(diǎn)或信號名；.LOG—中間文件，運(yùn)行流程記錄文件；.SIM—模擬用網(wǎng)表文件；.JHD—中間文件，層次化關(guān)系鏈接文件；.JED—熔絲圖文件，JEDEC文件；.RPT—ISPLSI器件設(shè)計編譯報告文件；.ERR—錯誤報告文件；.EDF—VHDL綜合生成文件；.XRF—信號和節(jié)點(diǎn)簡縮名稱文件；.MFR—頻率分析報告文件；.TSU—寄存器建立和保持時間報告文件；.TPD－TPD路徑延時時間報告文件.TCO－TCO路徑延時時間報告文件 基于RISC處理器結(jié)構(gòu)的模型機(jī)　一、設(shè)計思想隨著計算機(jī)技術(shù)要求的不斷發(fā)展，為增強(qiáng)計算機(jī)系統(tǒng)的功能，簡化編譯器的工作量，更好地改善計算機(jī)的性能，減少系統(tǒng)的輔助開銷，提高計算機(jī)的運(yùn)行速度和效率，計算機(jī)結(jié)構(gòu)設(shè)計者一直在致力研究為系統(tǒng)結(jié)構(gòu)提供更好的硬件支持。8. 通過Edit 菜單中的Show或Hide命令顯示出如下圖所示的波形： 圖中，QBUS是由信號3，2，1，0 所組成的總線信號。 test_vectors (CK [0,1]) repeat 35 { .c. [.x.,.x.]。 COUT pin ISTYPE 39。 0,1,2,3 pin ISTYPE 39。 module CNT14。END5. 文件，并用Source菜單中的Import命令調(diào)入設(shè)計環(huán)境。 amp。 amp。 CAI。 !CAI。 = CD。count = [Q3..Q0]。Q3..Q0 PIN ISTYPE 39。CAO PIN ISTYPE 39。 3. 調(diào)用邏輯元件CBU14，完成原理圖輸入，并標(biāo)注內(nèi)部節(jié)點(diǎn)名稱，然后存盤退出。六、 實例按照所給電路圖設(shè)計一個四位二進(jìn)制加法計數(shù)器，并進(jìn)行功能仿真 操作方法 1. 建立一個名為CNT14的新設(shè)計項目，并打開原理圖編輯器。 新建立的或經(jīng)過修改的結(jié)構(gòu)文件如果在以后需要反復(fù)使用，可利用File = Save (或Save As)命令將其存盤。出現(xiàn)Pass表示編程完畢。為此可以從主菜單中選擇Command = Turbo Download=Run Turbo Download命令。為此可從主菜單中選擇Command = Check Configuration Setup 命令。注意經(jīng)過加密的器件不能單獨(dú)進(jìn)行校驗。 Save)都需要事先確定操作的文件名稱。對每個器件還應(yīng)當(dāng)從peration欄中選擇合適操作方式(默認(rèn)方式為編程加校驗)。 下一步是為菊花鏈軟件中象要編程的每個器件選擇一個JEDEC文件。 上圖示出了用Configuration = Scan Board命令來產(chǎn)生ISP教學(xué)實驗板結(jié)構(gòu)文件的情形。然而此時結(jié)構(gòu)文件中還缺乏關(guān)于進(jìn)行何種 操作和寫入哪一個JEDEC文件的信息。 ISP菊花鏈燒寫軟件利用結(jié)構(gòu)文件來定義下列信息：* 各個ISP器件的位置(序號)和型號* 對各個ISP器件將要進(jìn)行的操作(讀出、寫入、校驗或無操作等) 若PC機(jī)已經(jīng)通過在系統(tǒng)編程電纜連接到教學(xué)實驗板或目標(biāo)硬件板上，那么建立結(jié)構(gòu)文件最簡單的方法是利用Configuration = Scan Board命令。4. 對菊花鏈進(jìn)行編程。2. 建立一個新的結(jié)構(gòu)文件。由于在 系統(tǒng)編程的結(jié)果是非易失性的，故又可將編程稱為“燒寫”或“燒錄”。五、 在系統(tǒng)編程的操作方法 Lattice ISP器件的在系統(tǒng)編程能夠在多種平臺上通過多種方法來實現(xiàn)。如果不加任何控制，適配軟件在編譯時將Y1默認(rèn)為是系統(tǒng)復(fù)位端口(RESET)。 (9）層次化操作結(jié)束后用File菜單中的Exit命令退回項目管理器。(7）頂層原理圖瀏覽完畢后用十字光標(biāo)單擊圖中任意空白處即可退回上一層原理圖。 (6）欲編輯底層原理圖，可以利用Edit菜單中的Schematic命令進(jìn)入原理圖編輯器。 (5）十字光標(biāo)單擊頂層原理圖中的demo符號，即可彈出描述demo邏輯的底層原理圖 。此時可以瀏覽或編輯ABEL HDL設(shè)計文件。(3) 選擇View菜單中的Push/Pop命令，光標(biāo)就變成十字形狀。 (1）項目管理器的源文件窗口中，選擇最頂層原理圖 “”.此時在項目管理器右邊 的操作流程清單中必定有Navigation Hierarchy過程。(4） 你現(xiàn)在已經(jīng)完成了設(shè)計例子，并且掌握了ispDesignEXPERT System的主要功能。這將迫使項目管理器完成對源文件的編譯，然后連接 所有的源文件，最后進(jìn)行邏輯分割，布局和布線，將設(shè)計適配到所選擇的Lattice器件中。因為你已經(jīng)在第一節(jié)中選擇了器件，你可以直接 執(zhí)行下面的步驟: (1) 源文件窗中選擇ispLSI1032E70LJ84器件作為編譯對象，并注意觀察對應(yīng)的處理過程。8. 把設(shè)計適配到Lattice器件中現(xiàn)在你已經(jīng)完成了原理圖和 ABEL語言的混合設(shè)計及其仿真。這些信號名都可以在波形觀測器中觀察到。(6）為了看波形，你必須在Simulation Control Panel窗口中按Debug鈕，使Simulation Control Panel窗口進(jìn)入Debug模式。(5）現(xiàn)進(jìn)入Simulation Control Panel窗口。(2) 按照下圖修改測試矢量文件：(3) 完成后，存盤退出。在這個例子中你只需要修改當(dāng)前的測試矢量文件。7. 仿真你現(xiàn)在可以對整個設(shè)計進(jìn)行仿真。你會看到項目管理器在執(zhí)行Reduce Logic 過程之前，先去執(zhí)行Compile Logic過程。 6. 編譯ABEL HDL(1) 選擇abeltop源文件。(10）請注意項目管理器中abeltop源文件左邊的圖標(biāo)已經(jīng)改變了。(8) 你完成后，選擇File 菜單中的Save命令。(7) 輸入下列的代碼。按下圖所示，填寫相應(yīng)的欄目： (6) 按OK。為了將源文件與符號相鏈接，模塊名必須與符號名一致，而文件名沒有必要與符號名一致。(4) New Source對話框中，選擇ABELHDL Module并按OK。這也是ispDesignEXPERT System項目管理器另外一個有用的特點(diǎn)。這意味著目前這個源文件還是個未知數(shù)，因為你還沒有建立它。5. 建立ABELHDL源文件 現(xiàn)在你需要建立一個ABEL源文件，并把它鏈接到頂層原理圖對應(yīng)的符號上。如果你需要幫助，請參考第二節(jié)中有關(guān)添加連線和符號的指導(dǎo)方法。(6）關(guān)閉對話框。(5）單擊鼠標(biāo)右鍵，就會顯示Symbol Libraries的對話框。同時元件符號還粘連在光標(biāo)上 隨之移動。(2）這時候會出現(xiàn)一個對話框，提示你輸入ABEL模塊名稱及其輸入信號名和輸出信號名。而實際的ABEL設(shè)計文件可以在以后再完成。3. 建立內(nèi)含ABEL語言的邏輯元件符號 現(xiàn)在你要為ABEL HDL設(shè)計文件建立一個元件符號。選擇Add菜單中的Symbol項，這時會出現(xiàn)Symbol Libraries 對話框，選擇Local的庫，你會注意到在下部的文本框中有一個叫demo的元件符號，這就是你在上一節(jié)中自行建立的元件符號。(5) 現(xiàn)在你就進(jìn)入了原理圖編輯器。(2) 選擇New...(3) 在對話框中選Schematic，并按OK。1. 啟動ispDesignEXPERT System 如果你在上一節(jié)的練習(xí)后退出了ispDesignEXPERT System，點(diǎn) 擊 Start=Programs=Lattice Semiconductor=ispDesignEXPERT System菜單，屏幕上你的項目管理器應(yīng)該如下圖所示。四、ABEL語言和原理圖混合輸入這一節(jié)，你要建立一個簡單的ABEL HDL語言輸入的設(shè)計，并且將其與上一節(jié)中完成的原理圖進(jìn)行合并，以層次結(jié)構(gòu)的方式，畫在頂層的原理圖上。當(dāng)上述步驟都完成后，你可以雙擊ispEXPERT Compiler Report, 查看一下有關(guān)的設(shè)計報告和統(tǒng)計數(shù)據(jù)。雙擊處理過程Fit Design。你也可以跳過余下的內(nèi)容，直接進(jìn)入下一節(jié)ABEL 語言和原理圖的混合輸入。(4) 設(shè) 計 編 譯 到 Lattice 器 件 中現(xiàn)在你已經(jīng)完成了設(shè)計輸入和編譯，并且通過了仿真。⑤ 至此，這張原理圖的宏元件符號已經(jīng)建立完畢，并且被加到元件表中。③ 從下拉菜單中，選擇Matching Symbol命令。① ，把它打開。下一節(jié)將指導(dǎo)你如何調(diào)用。(3）建立元件符號 (Symbol) ispExpert工具的一個非常有用的特點(diǎn)是能夠迅速地建立起一張原理圖的符號。在Setup Simulator對話框中，仿真模式(Simulation Mode)可設(shè)置為兩種形式：慣性延時(Inertial Mode) 和傳輸延時(Transport Mode)。最小延時是指器件可能的最小延時時間，0延時指延時時間為 0。在時序仿真時，打開Simulator Control Panel窗口中的File=Setup菜單，產(chǎn)生Setup Simulator對話框。由于時序仿真需要與所選器件有關(guān)的時間參數(shù)，因此雙擊Timing Simulation 欄后，軟件會自動對器件進(jìn)行適配，然后打開與功能仿真時間相同的Simulator Control Panel窗口。(2）時序仿真 (Timing Simulation)時序仿真的操作步驟與功能仿真基本相似，以下簡述其操作過程中與功能仿真的不同之處。，激勵波形已描述完畢，剩下的工作是調(diào)入該激勵文件()進(jìn)行仿真：回到ispEXPERT System Project Navigator主窗口，按Source=import菜單。完成后，Waveform Editing Tool窗口如下圖所示： Editing Tool菜單中，按File=Consistency Check菜單，檢測激勵波形是否存在沖突。然后在Waveform Editing Tool 窗口中單擊200ns右側(cè)區(qū)間任一點(diǎn)，可在波形編輯器的子窗口中編輯A信號的下一個變化。單擊0時刻右端且與A信號所處同一水平位置任意一點(diǎn)，波形編輯器子窗口中將顯示如下信息： 在States欄中選擇Low，在Duration欄中填入200ns并按回車鍵。每輸完一個信號名按一次Add 鈕。 除了用*.abv文件描述信號的激勵波形外，ispEXPERT系統(tǒng)還提供了直觀的激勵波形的圖形輸入工具－Waveform Editor。這樣仿真過程中在0ns,700ns,1000ns時刻都會遇到斷點(diǎn)。最后在Breakpoints窗口中按Arm按鈕使所設(shè)斷點(diǎn)生效。在Available Signals欄中單擊鼠標(biāo)選擇所需的信號，在窗口中間的下拉滾動條中可選擇設(shè)置斷點(diǎn)時該信號的變化要求，例如： 0，指該信號變化到0狀態(tài)；!=1，指該信號處于非1狀態(tài)。在Simulator Control Panel窗口中，按 Windows= Breakpoints 菜 單，會顯示如下圖所示的斷點(diǎn)設(shè)置控制的Breakpoint窗口。下圖是按了七次Step鈕后所顯示的波形(所選步長為100ns)。按Simulator Control Panel 窗口中的File=Reset菜單，可將仿真狀態(tài)退回至初始狀態(tài)(0時刻)。 按Simulator Control Panel 窗口中的Step鈕可對您的設(shè)計進(jìn)行單步仿真。每一個你所選的波形現(xiàn)在都顯示在波形觀察器的窗口中，如下圖所示：⑦ 如需查看內(nèi)部節(jié)點(diǎn)波形，可在Simulator Control Panel窗口中選中該節(jié)點(diǎn)，然后按Monitor 鈕，即可在Waveform Viewer窗口中看到該信號波形。你會看到如下的對話框，其中列出了輸入、輸出端口的信號名。④ 在 Simulator Control Panel中，按Window = Waveform Viewer菜單，將打開波形觀察器 Waveform Viewer如下圖所示。在Available Signals工具條中，選中所要跟蹤查看的信號名，如：A，B，C，CK，D，OUT，按 Monitor鈕，可跟蹤查看這些信號的狀態(tài)。將彈出如下圖所示的仿真控制窗口(Simulator Control Panel)。在仿真過程中ISP Expert開發(fā)系統(tǒng)提供了單步運(yùn)行、斷點(diǎn)設(shè)置以及跟蹤調(diào)試等新的功能。 設(shè)計的仿真 ISP Expert開發(fā)系統(tǒng)較先前的ISP Synario開發(fā)系統(tǒng)而言，在仿真功能上有了極大的改進(jìn)。 (5）雙擊測試向量編譯(Compile Test Vectors )處理過程。編譯結(jié)果將以邏輯方程的形式表現(xiàn)出來。這時會出現(xiàn)一個如右的對話框。（1）在項目管理器左邊的項目源文件( Sources in Project )清單中選擇原理圖 ()。選擇不同的源文件，你可以從項目管理器窗口中觀察到該源文件所對應(yīng)的可執(zhí)行過程。（8）此時你的項目管理器(Project Navigator)應(yīng)如下圖所示。 END（6）完成后，選擇File 菜單中的Save命令，以保留你的測試向量文件。 [ c , 1 , 1 , 0 , 0 ][ x ]。TEST_VECTO