【正文】 當(dāng)讀取的字節(jié)超過E（對于 AT24C02 E=255）計數(shù)器將翻轉(zhuǎn)到零并繼續(xù)輸出數(shù)據(jù)字節(jié)。 圖 選擇讀時序圖 從 AT24C02輸出的數(shù)據(jù)按順序由 N到 N+1輸出。 連續(xù)讀操作可通過立即讀或選擇性讀操作啟動，在 AT24C02發(fā)送完一個 8位字節(jié)數(shù) 東北大學(xué)秦皇島分校畢業(yè)設(shè)計（論文） 第 35 頁 據(jù)后，主器件產(chǎn)生一個應(yīng)答信號來響應(yīng)，告知 AT24C02主器件要求更多的數(shù)據(jù)，對應(yīng)每個主機產(chǎn)生的應(yīng)答信號 AT24C02將發(fā)送一個 8位 數(shù)據(jù)字節(jié)。 圖 立即地址讀時序圖 選擇性讀操作允許主器 件對寄存器的任意字節(jié)進行讀操作，主器件首先通過發(fā)送起始信號、從器件地址和它想讀取的字節(jié)數(shù)據(jù)的地址執(zhí)行一個偽寫操作。 AT24C02接收到從器件地址信號后（ R/W位置 1），它首先發(fā)送一個應(yīng)答信號，然后發(fā)送一個 8 位字節(jié)數(shù)據(jù)。也就是說，如果上次讀 /寫的操作地址為 N，則立即讀的地址從地址 N+1開始。 對 AT24C02讀操作的初始化方式 和寫操作時一樣，僅把 R/W位置為 1，有三種不同的讀操作方式：立即地址讀、選擇讀和連續(xù)讀。 圖 頁寫時序圖 寫保護操作特性可使用戶避免由于不當(dāng)操作而造成對存儲區(qū)域內(nèi)部數(shù)據(jù)的改寫，當(dāng)WP 管腳接高時，整個寄存器區(qū)全部被保護起來而變?yōu)橹豢勺x取。如果 AT24C02正在進行內(nèi)部寫操作，不會發(fā)送應(yīng)答信號。所有接收的數(shù)據(jù)在一個寫周期內(nèi)寫入 AT24C02。 圖 字節(jié)寫時序 如果在發(fā)送停止信號之前主器件發(fā)送超過 P+1個字節(jié)，地址計數(shù)器將自動翻轉(zhuǎn)，先前寫入的數(shù)據(jù)被覆蓋。主器件被允許發(fā)送 P（ AT24WC02：P=15）個額外的字節(jié)。 用頁寫， AT24C02可以一次寫入 16個字節(jié)的數(shù)據(jù)。 東北大學(xué)秦皇島分校畢業(yè)設(shè)計（論文） 第 33 頁 圖 應(yīng)答時序圖 在字節(jié)寫模式下，主器件發(fā)送起始命令和從器件地址信息（ R/W位置零）給從器件，在從器件產(chǎn)生應(yīng)答信號后，主器件發(fā)送 AT24C02的字節(jié)地址，主器件在收到從器件的另一個應(yīng)答信號后，再發(fā)送數(shù)據(jù)到被尋址的存儲單元。 AT24C02在接收到起始信號和從器件地址之后響應(yīng)一個應(yīng)答信號，如果器件已選擇了寫操作，則在每接收一個 8位字節(jié)之后響應(yīng)一個應(yīng)答信號。 I2C總線數(shù)據(jù)傳送時，每成功地傳送一個字節(jié)數(shù)據(jù)后，接收器都必須產(chǎn)生一個應(yīng)答信號。在主器件發(fā)送起始信號和從器件地址字節(jié)后， AT24C02監(jiān)視總線并當(dāng)其地址與發(fā)送的從地址相符時響應(yīng)一個應(yīng)答信號（通過 SDA線）。從器件 8位地址的最低位，作為讀寫控制位。 8位從器件地址的高 4位固定為 1010。 其時序如下列各圖所示。 起始信號： 時鐘線保持高電平期間，數(shù)據(jù)線電平從高到低跳變作為 I2C總線的起始信號。 （ 2）在數(shù)據(jù)傳送過程中，當(dāng)時鐘線為高電平時，數(shù)據(jù)線必須保持穩(wěn)定狀態(tài)，不允許有跳變。C） ： 焊接溫度 （ 10秒 ） ： 300176。C ~ +150176。C ~ +75176。C ~ +125176。主器件和從器件都可以作為發(fā)送器或接收器，但由主器件控制傳送數(shù)據(jù)（發(fā)送或接收）的模式，通過器件地址輸入端 A0、 A1和 A2可以實現(xiàn)將最多 8個 AT24C01 和 AT24C02器件， 4個 AT24C04器件， 2個 AT24C08器件和 1個AT24C16器件連接到總線上。任何從總線接收數(shù)據(jù)的器件為接收器。 AT24C02有一個 16 字節(jié)頁寫緩沖器，該器件通過 I2C 總線接口進行操作，有一個專門的寫保護功能。用 于存儲電子稱重儀調(diào)整 的 各個單價。矩陣鍵盤如圖 。一旦有鍵按下，則相應(yīng)交叉點所在的行線就會被拉低，然后再給列管腳置高電平，然后再檢測出相應(yīng)交叉點的低電平值。 矩陣式結(jié)構(gòu)的鍵盤顯然比直接法要復(fù)雜一些，識別也要復(fù)雜一些，列線和行線直接接到單片機的 I/O口。這樣，一個端口（如 P1口）就可以構(gòu)成 44=16個按鍵，比直接將端口線用于鍵盤多出了一倍，而且線數(shù)越多，區(qū)別越明顯，比如再多加一條線就可以構(gòu)成 20鍵的鍵盤，而直接用端口線則只能多出一鍵（ 9鍵）。 鍵盤控制部分 設(shè)計 在鍵盤中按鍵數(shù)量較多時，為了減少 I/O口的占用，通常將按鍵排列成矩陣形式，如圖所示。 地址計數(shù)器 AC 地址計數(shù)器是用來儲存 DDRAM 之一的地址，它可由設(shè)定指令暫存器來改變，之后只要讀取或是寫入 DDRAM/CGRAM 的值時，地址計數(shù)器的值就會自動加一，當(dāng) RS 為“ 0” 時而 R/W 為 “ 1” 時，地址計數(shù)器的值會被讀取到 DB6—DB0 中。 顯示數(shù)據(jù) RAM（ DDRAM） 模塊內(nèi)部顯示數(shù)據(jù) RAM 提供 642 個位元組的空間，最多可控制 4 行 16 字（ 64 個字）的中文字型顯示，當(dāng)寫入顯示數(shù)據(jù) RAM 時，可分別顯示 CGROM 與 CGRAM 的字型：此模塊可顯示三種字型，分別是半角英文數(shù)字型（ 168）、 CGRAM 字型及 CGROM的中文字型，三種字型的選擇，由在 DDRAM 中寫入的編碼選擇，在 0000H—0006H 的編碼中（其代碼分別是 0000、 000 000 0006 共 4 個）將選擇 CGRAM 的自定義字型， 02H—7FH 的編碼中將選擇半角英文數(shù)字的字型，至于 A1 以上的編碼將自動的結(jié)合下一個位元組，組合兩個位元組的編碼形成中文字型的編碼 BIG5（ A140—D75F），GB（ A1A0—F7FFH）。DEF=1 為開顯示（ DISPLAY ON）， DDRAM 的內(nèi)容就顯示在屏幕上， DEF=0 為關(guān)顯示（ DISPLAY OFF）。利用 STATUS RD指令，可以將 BF 讀到 DB7 總線，從而檢驗?zāi)K之工作狀態(tài)。 BF=1 表示模塊在進行內(nèi)部操作，此時模塊不接受外部指令和數(shù)據(jù)。 表 管腳功能描述 管腳號 管腳名稱 電平 管腳功能描述 1 VSS 0V 電源地 2 VCC ~ 電源正 3 V0 H/L 對比度（亮度）調(diào)節(jié) 4 RS(CS) H/L RS=“H”，表示 DB7—DB0 為顯示數(shù)據(jù) RS=“L”，表示 DB7—DB0 為顯示指令數(shù)據(jù) 5 R/W(STD) H/L R/W=“H”， E=“H”，數(shù)據(jù)被讀到 DB7—DB0 R/W=“L”， E=“H→L” ， DB7—DB0 的數(shù)據(jù)被寫到 IR 或 DR 6 E(SCLK) H/L 使能信號 7~14 DB0~DB7 H/L 三態(tài)數(shù)據(jù)線 15 PSB H/L H： 8 位或 4 位并口方式 L：串口方式 16 NC 空腳 17 H/L 復(fù)位端，低電平有效（見注釋 2） 18 NC 空腳 19 LEDA VDD 背光源正端（ +5V）（見注釋 3） 20 LEDK VSS 背光源負(fù)端（ 0V）（見注釋 3） 控制器接口信號說明 RS、 R/W 的配合選擇決定控制界面的 4 種模式 ，見表 ； E 信號的狀態(tài)選擇決定數(shù)據(jù)讀寫的 2 種模式，功能見表 。C ~ +60176。C ~ +55176?？梢燥@示 84 行 1616 點陣的漢字，也可完成圖形顯示 ， 具體漢字顯示坐標(biāo)如表 。具有多種功能：光標(biāo)顯示、畫面移位、睡眠模式等。 圖 12864LCD 接口圖 東北大學(xué)秦皇島分校畢業(yè)設(shè)計（論文） 第 25 頁 12864LCD 簡介 12864 液晶顯示模塊是 12864 點陣的漢字圖形型液晶顯示模塊，可顯示漢字及圖形，內(nèi)置國標(biāo) GB2312 碼簡體中文字庫（ 1616 點陣）、 128 個字符（ 816 點陣）及 64256點陣顯示 RAM（ GDRAM）。 圖 TLC2543 接口圖 顯示部分 設(shè)計 顯 示部分采用大屏幕的液晶屏 12864，用戶界面友好，單價、重量、總金額和物品類別等多項數(shù)據(jù)值可以很直觀地進行顯示。當(dāng) CS 為高時， I/O CLOCK 和 DATA INPUT 被禁止，DATA OUT 位高阻態(tài)，不能操作。在 I/O CLOCK 上升沿時數(shù)據(jù)變化。通道選擇、數(shù)據(jù)長度選擇、前導(dǎo)選擇、單雙極性選擇這四項的設(shè)置數(shù)據(jù)共 8 位， I/O CLOCK 的前 8 個上升沿將這 8 位的工作模式設(shè)置數(shù)據(jù)從 DATA INPUT 輸入數(shù)據(jù)存儲器，如果工作在 12 或 16 時鐘周期模式，則后 4 東北大學(xué)秦皇島分校畢業(yè)設(shè)計（論文） 第 24 頁 位或 8 位的 DATA INPUT 數(shù)據(jù)沒意義，可任意給出，這 4 或 8 位時鐘只是為了補齊 12或 16 個時鐘，使 12 位的 AD 轉(zhuǎn)換結(jié)果同步輸出。 圖 使用 CS 時， 11 至 16 時鐘傳送時序圖（串行傳送短于轉(zhuǎn)換時間） 圖 不使用 CS 時， 16 時鐘傳送時序圖（串行傳送短于轉(zhuǎn)換時間） 從時序圖可以看出，在 TLC2543 的 片選（ CS） 變低時開始轉(zhuǎn)換和數(shù)據(jù)傳送， CPU將通道選擇、數(shù)據(jù)長度選擇、前導(dǎo)選擇、單雙極性選擇的控制信息送入 DATA INPUT 腳的同時，還從 DATA OUT 腳讀出 AD 轉(zhuǎn)換的結(jié)果。 東北大學(xué)秦皇島分校畢業(yè)設(shè)計（論文） 第 23 頁 I/O CLOCK 端從主串行接口接收一個 10 至 16 個時鐘長的輸入時鐘序列。然后，串口向 ADDRESS 端提供 4 位通道地址，同時 I/O時 鐘序列輸入 I/O CLCOK。 一開始，片選（ CS）為高， I/O CLOCK 和 ADDRESS 被禁止以及 DATA OUT 為高阻抗?fàn)顟B(tài)。當(dāng)輸入信號等于或高于 REF+時，數(shù)字輸出為滿度；當(dāng)輸入信號等于或低于 REF時，數(shù)字輸出為零。這些電壓值建立了模擬輸入電壓的高端和低端極限以相應(yīng)地產(chǎn)生滿度和零度讀數(shù)。必須注意避免靠近在轉(zhuǎn)換結(jié)束時使 CS 變低，因為這樣輸出數(shù)據(jù)會受到干擾。 片選（ CS）的工作 CS 的后沿啟動所有的工作方式， 并且 CS 能在任何方式下中止一次轉(zhuǎn)換序列。對逐次逼近過程的每一步，初始的電荷在電容器間被重新分配。當(dāng)在總和節(jié)點上的電壓小于門限檢測器的跳變點時，位 1 被送入寄存器，并且這個 1024 權(quán)重的電容器保持與 REF+的連接參與逐次逼近過程的后面幾步。這個電容的節(jié)點 1024被切換到 REF+電壓，而在這個多級連接中的所有其它電容器的相同節(jié)點被切換到REF。在開關(guān)系列中， 10 個電容器分別被檢測直到所有 10 位被確認(rèn)，以后轉(zhuǎn)換過程又重復(fù)進行。在第 4個上升沿之后多路器地址有效 I/O CLOCK 的第 4 個下降沿，在選定的多路器輸入端上的模擬輸入電壓開始向電容器充電并繼續(xù)到 I/O CLOCK 的第十個下降沿 9 位移出 DATA OUT 端 I/O CLOCK 的第十 個下降沿它將轉(zhuǎn)換的控制信號傳送到內(nèi)部的狀態(tài)控制器 EOC 轉(zhuǎn)換結(jié)束端。在 4 個地址位被讀入地址寄存器后，這個輸入端對后續(xù)的信號無效 I/O CLOCK 輸入 /輸出時鐘端。 一個 4 位的串行地址選擇下一個即將被轉(zhuǎn)換的所需的模擬輸入或測試電壓。 I/O CLOCK 的下一個下降沿將根據(jù) MSB 的下一位將 DATA OUT 驅(qū)動成相應(yīng)的邏輯電平，剩下的各位依次移出，而 LSB 在 I/O CLOCK 的第九個下降沿出現(xiàn)。 DATA OUT 在 CS 為高時處于高阻抗?fàn)顟B(tài)，而當(dāng) CS 為低時處于激活狀態(tài)。在 CS 端的一個由高至低變化將復(fù)位內(nèi)部計數(shù)器并控制和使能 DATA OUT、 ADDRESS 和 I/O CLOCK。基準(zhǔn)電壓的正端（通常為 VCC）被加到 REF+。除另有說明外，所有電壓測量都相對于 GND REF 負(fù)基準(zhǔn)電壓 端。驅(qū)動源的阻抗必須小于或等于 1kΩ GND 地。 東北大學(xué)秦皇島分校畢業(yè)設(shè)計（論文） 第 21 頁 表 管 腳說明 名稱 說明 A0~A10 模擬輸入端。在轉(zhuǎn)換過程的第一步，通過同時接通 Sc 開關(guān)和所有的ST 開關(guān)對模擬輸入采樣。 3 個內(nèi)部測試輸入端被加到多路 器，以與外部模擬輸入同樣的方式采樣和轉(zhuǎn)換。模擬輸入的采樣開始于第 4 個 I/O CLOCK 的下降沿，而采樣一直持續(xù) 6 個 I/O CLOCK 周期。 模擬輸入和測試方式 11 個模擬輸入和 3 個內(nèi)部測試電壓由 14 通道多路器按照輸入地址選擇。 圖 TLC2543 管腳圖 地址位 在 I/O CLOCK 的前 4 個上升 沿將 ADDRESS 端呈現(xiàn)的下一個轉(zhuǎn)換周期的 4 位模擬通道選擇位（ MSB 在前）輸入地址寄存器。 特點 12 位分辨率 A/D 轉(zhuǎn)換器 在工作溫度范圍內(nèi) 10μs 轉(zhuǎn)換時間 東北大學(xué)秦皇島分校畢業(yè)設(shè)計（論文） 第 20 頁 11 個模擬輸入通道 3 路內(nèi)置自測試方式 固有的采樣與保持 線性誤差 177。這些器件中的轉(zhuǎn)換器結(jié)合外部輸入的差分高阻抗的基準(zhǔn)電壓，具有 簡化比率轉(zhuǎn)換、刻度以及模擬電路與邏輯電路和電源噪聲隔離的特點。采樣 —保持是自動的。這些器件可以從主機高速傳輸數(shù)據(jù)。由于是串行輸入結(jié)構(gòu)，能節(jié)省 5