【正文】 硬件指令方法： 通過廣播 “ TLB作廢項(xiàng) ” 指令到所有 PE，實(shí)現(xiàn) TLB的一致性。 軟件 TLB擊落方法： （硬件裝入 TLB時(shí)） 發(fā)起者 PE的 OS加鎖并改變 PTE時(shí)，向其他 PE發(fā) PE間中斷，其他 PE響應(yīng)中斷，使 TLB中相應(yīng)部分作廢后，發(fā)起者 PE解鎖。 實(shí)現(xiàn)要求： 虛地址查找失敗時(shí)，能用物理地址查找； 相同的物理地址不會(huì)對(duì)應(yīng)兩個(gè)不同的虛地址； 將監(jiān)聽的物理地址轉(zhuǎn)換成有效的虛擬地址查詢監(jiān)聽緩存。 96 虛擬標(biāo)引 Cache的一致性 物理標(biāo)引要求 Cache很小和相聯(lián)度高。 定序要求 — 請(qǐng)求的監(jiān)聽要求先處理作廢 (M/E/S→I) ， 本地 BusRdX、 BusUpgr要求先處理作廢 (寫串行化 ) 95 五、高速緩存一致性的擴(kuò)充 共享 Cache的設(shè)計(jì) 幾個(gè)處理器共享某一級(jí) Cache，避免一致性問題。 94 （ 2）順序一致性問題 原因： 用提交代替完成，以提高總線使用效率。 帶寬新產(chǎn)生的問題： 死鎖問題、順序一致性維護(hù)問題等。 92 帶有多級(jí) Cache的事務(wù)拆分型總線 L1$ L2$ P1 PE請(qǐng)求 從 L1到 L2的 響應(yīng) /請(qǐng)求 到總線的 響應(yīng) /請(qǐng)求 來自總線的 響應(yīng) /請(qǐng)求 從 L2到 L1的 響應(yīng) /請(qǐng)求 響應(yīng) ① ② ③ ④ ⑤ ⑥ ⑦ ⑧ L1$ L2$ P1 總線 包含性處理： 與基于原子總線的多級(jí) Cache相同。 問題 1： 如何保證 newPrWr在其他訪問前完成？ （ 2）順序一致性 ① ② ③ P Cache 請(qǐng)求 請(qǐng)求 緩沖 隊(duì)列 表 區(qū) P Cache 請(qǐng)求 請(qǐng)求 緩沖 隊(duì)列 表 區(qū) ① 請(qǐng)求隊(duì)列保證了 處理器 → 總線 的順序一致性； 問題 2： BusRd請(qǐng)求沖突的優(yōu)化處理 (始發(fā)站 )的時(shí)機(jī)？ ② 總線過程的邏輯全序保證了 總線操作 的順序一致性； 91 ③ 如何保證 總線 → 處理器 的一致性？ 過程 — 總線 → 數(shù)據(jù)緩沖區(qū) → Cache→ 處理器 (寫到塊中 ) 保證一致性； (寫到緩沖區(qū)中 ) 保證一致性。 總線操作流水： 請(qǐng)求 — 48根 Addr+Cmd線，針對(duì)插槽分 3組 (地址、數(shù)據(jù)、緊急請(qǐng)求 )，地址 +數(shù)據(jù)請(qǐng)求表示 BusWB，緊急請(qǐng)求解決饑餓； 仲裁 — 分布式仲裁機(jī)構(gòu)； 地址 — 地址、數(shù)據(jù)獲勝者各驅(qū)動(dòng) 3根數(shù)據(jù)資源 ID線； 轉(zhuǎn)下頁 89 譯碼 — 各插槽將如何響應(yīng)填入請(qǐng)求表； 確認(rèn) — 48根 Addr+Cmd線，針對(duì)插槽分 3組信號(hào) (地址請(qǐng)求ACK、數(shù)據(jù)請(qǐng)求 ACK、監(jiān)聽命中信息 )，監(jiān)聽未完成用禁止總線信號(hào)線、 “ 臟 ” 塊用修改狀態(tài)線表示。 88 Powerpath2總線設(shè)計(jì) 總線信號(hào)線： Data Data Verify Addr Cmd Addr+Cmd Verify Data Soouce ID Other 256 8 40 8 2 8 7 說明：數(shù)據(jù)資源 ID線由 3根地址請(qǐng)求標(biāo)記、 3根數(shù)據(jù)請(qǐng)求標(biāo)記、 1根監(jiān)聽完成（禁止總線）信號(hào)、 1根修改狀態(tài)信號(hào)組成。 主存控制器流量控制： 接收數(shù)據(jù)緩沖區(qū)滿或來不及發(fā)送時(shí)，用 NACK回答，使總線操作失敗。 86 流水過程與資源關(guān)系： 轉(zhuǎn)上三頁 轉(zhuǎn)上二頁 轉(zhuǎn)上頁 Cache 寫回 B 請(qǐng)求表 請(qǐng)求 Q 響應(yīng) Q 響應(yīng) B 數(shù)據(jù) B 地址請(qǐng)求 請(qǐng)求 不為空② 不為空① 地址 添加、寫信息 譯碼 比較① 比較、加標(biāo)記、取塊② 寫共享、響應(yīng) 比較、調(diào)整 添加 寫塊② 確認(rèn) Y 發(fā)共享、確認(rèn)、釋放 Upgr 確認(rèn) N 去標(biāo)記 釋放 釋放② 作廢② 數(shù)據(jù)請(qǐng)求 請(qǐng)求 不為空① 檢查 比較 比較 比較 準(zhǔn)備 取塊 寫塊 確認(rèn) N 作廢 確認(rèn) Y 發(fā)送 接收 響應(yīng) 確認(rèn) Y 釋放 釋放、更新 (發(fā) ) 刪除 釋放 作廢 更新 (收 ) 確認(rèn) N WB去標(biāo)記 WB釋放 WB釋放 作廢 87 流量控制問題處理 Cache緩沖區(qū)流量控制： 響應(yīng)緩沖區(qū)采用覆蓋方法；請(qǐng)求隊(duì)列和寫回緩沖區(qū)滿后，使 PE操作失敗 (等待 )；響應(yīng)隊(duì)列滿后回答 NACK，總線操作失敗。 轉(zhuǎn)上頁 返回下二頁 85 標(biāo)記監(jiān)聽管理（譯碼周期）： 地址周期根據(jù)總線的地址標(biāo)記使請(qǐng)求表行有效 (創(chuàng)建 )； 地址確認(rèn)周期為 NACK時(shí)，使地址標(biāo)記的行無效（釋放）； 檢查標(biāo)記周期根據(jù)總線上的數(shù)據(jù)標(biāo)記（發(fā)送方根據(jù)響應(yīng)隊(duì)列獲得數(shù)據(jù)總線控制權(quán)時(shí)給出）檢索請(qǐng)求表，供數(shù)據(jù)確認(rèn)周期使接收數(shù)據(jù)和地址對(duì)應(yīng)，和提供 ACK/NACK信號(hào)。 返回下頁 83 （ 4）基本結(jié)構(gòu)設(shè)計(jì) 轉(zhuǎn)上三頁 轉(zhuǎn)上二頁 轉(zhuǎn)上頁 返回下頁 返回下二頁 返回下三頁 返回 91頁 Addr+Cmd Bus 標(biāo)記 地址 寫回緩沖區(qū) 比較器 數(shù)據(jù)緩沖區(qū) Addr+Cmd 標(biāo)記 監(jiān)聽結(jié)果 Data+Tag Bus 7 其他 信息 我的 響應(yīng) 始發(fā) 地址 標(biāo)記 0 請(qǐng)求表 Addr+Cmd 標(biāo)記 響應(yīng) 隊(duì)列 請(qǐng)求 隊(duì)列 請(qǐng)求和響應(yīng)隊(duì)列 合并和 發(fā)出檢查 響應(yīng) 來自 PE 來自監(jiān)聽 和寫回操作 目錄表 總線端 控制器 Cache 存儲(chǔ)陣列 控制 器 響應(yīng) 緩沖區(qū) 標(biāo)記 寫回 84 請(qǐng)求隊(duì)列管理： 增加操作 — 來自 PE的操作請(qǐng)求； 修改操作 — 操作為 BusUpgr，且命中請(qǐng)求表 BusRd/BudRdX； 不發(fā)出 — 操作為 BusRd，且命中請(qǐng)求表 BusRd； 清除操作 — 操作命中寫回緩沖區(qū)，或請(qǐng)求表中始發(fā)項(xiàng)已發(fā)送完成，或操作的數(shù)據(jù)響應(yīng)已接收完成。 返回下二頁 82 BusUpgr請(qǐng)求沖突的優(yōu)化處理： 將操作請(qǐng)求修改成 BusRdX，操作被禁止。 BusRd請(qǐng)求沖突的優(yōu)化處理： 請(qǐng)求表中是 BusRd請(qǐng)求： 在請(qǐng)求表中增加始發(fā)信息 (2位 )— 是否希望該數(shù)據(jù)和是否為始發(fā)站； 本地 BusRd請(qǐng)求不發(fā)出，請(qǐng)求表中對(duì)應(yīng)操作完成時(shí)完成。 標(biāo)記 塊數(shù)據(jù)緩沖區(qū) 問題 1： BusRd的響應(yīng)與 BusWB連續(xù)時(shí)，響應(yīng)緩沖區(qū)有無沖突？為什么？ 問題 2： 響應(yīng)緩沖區(qū)滿后的請(qǐng)求怎么辦？ 寫回緩沖區(qū)改進(jìn)： 標(biāo)記 地址 塊數(shù)據(jù)緩沖區(qū) 加標(biāo)記原因： 為未完成操作命中寫回緩沖區(qū)準(zhǔn)備，取數(shù)據(jù)到響應(yīng)緩沖區(qū)通過標(biāo)記來匹配。 標(biāo)記 地址 請(qǐng)求類型 我的響應(yīng) 其他信息 請(qǐng)求表格式： 操作請(qǐng)求管理： BusRd/BusRdX BusWB BusUpgr 地址仲裁周期 在總線控制器給出標(biāo)記的位置，添加行 地址周期 填入 Addr+Cmd信息 譯碼周期 填入監(jiān)聽、我的響應(yīng)信息 地址確認(rèn)周期 ACK 可提出數(shù)據(jù)請(qǐng)求 可傳數(shù)據(jù) 釋放行，已完成 NACK 釋放行，未完成 數(shù)據(jù)確認(rèn)周期 ACK 可傳數(shù)據(jù) 無 NACK 可重提數(shù)據(jù)請(qǐng)求 傳輸完成 釋放行，已完成 請(qǐng)求表維護(hù)與總線仲裁： 集中式、 分布式 。 說明：各 Cache塊狀態(tài)更新只能在數(shù)據(jù)響應(yīng)后（轉(zhuǎn)換周期） 各個(gè)段均采用 5個(gè)周期完成。 工作方式屬性 — 動(dòng)態(tài)流水線； 連接方式屬性 — 線性流水線； 控制方式屬性 — 異步流動(dòng)流水線。 I1 地址請(qǐng)求 數(shù)據(jù)請(qǐng)求 I2 I2 I3 段 時(shí)間 I3 數(shù)據(jù)響應(yīng) I2 問題 4： 如何確認(rèn)數(shù)據(jù)請(qǐng)求對(duì)應(yīng)哪個(gè)地址請(qǐng)求？ 74 ： 功能屬性 — 多功能流水線； 時(shí)間 操作 拍 1 拍 2 拍 3 BusRd /BusRdX 地址請(qǐng)求 數(shù)據(jù)請(qǐng)求② 數(shù)據(jù)響應(yīng)② BusUpgr 地址請(qǐng)求 BusWB 地址請(qǐng)求 數(shù)據(jù)響應(yīng)① ① ： BusWB沒有響應(yīng)段，但占用響應(yīng)段資源，類似于使用兩個(gè)段。 返回 74頁 71 （ 2）總線操作流水線基本設(shè)計(jì) 假設(shè)：只允許每個(gè)處理器有一個(gè)未完成的請(qǐng)求。 70 四、事務(wù)拆分型總線 目標(biāo)： 保證操作串行化， 提高總線利用率； 方法： 總線操作流水化。 滲透方法 修改一路上的狀態(tài)或數(shù)據(jù)，部分請(qǐng)求需要將數(shù)據(jù)送回總線，有送回請(qǐng)求（作廢）、反拷貝請(qǐng)求（不作廢）兩種。 滲透方法 直到碰到適當(dāng)?shù)臓顟B(tài)或總線，有回應(yīng)的請(qǐng)求再逐層向上傳遞，并更新相應(yīng) Cache。 L2級(jí)塊改變立即傳遞到 L1級(jí)： 與 L2級(jí)相關(guān)的所有過程均傳遞到 L1級(jí)； L2級(jí)塊設(shè)置 “ 包含位 ” 。 67 思路： ； ，必須傳播到 L1級(jí)； M態(tài)必須傳播到所有級(jí)。 66 包含性的維護(hù) 不能自動(dòng)包含的原因： ； ICache、 DCache分離與否引起沖突； ，會(huì)破壞包含性。 65 三、多級(jí) Cache層次結(jié)構(gòu) 多級(jí) Cache一致性： 最低級(jí)滿足 PE間一致性，各級(jí) Cache間滿足包含性。 活鎖避免： 在 LL與 SC間避免取指和數(shù)據(jù)引起的塊替換， 如 I、 D Cache分離， LL與 SC間不允許 MEM操作； 避免發(fā)生顛簸現(xiàn)象， 如 SC不作為寫操作、失敗時(shí)不發(fā)出作廢和更新命令。Set鎖算法； 否則，采用讀和寫之間不放棄塊控制權(quán)，取代不放棄總線控制權(quán)來實(shí)現(xiàn)。set指令： 有 Testamp。 轉(zhuǎn)上頁 63 （ 3）死鎖問題 處理器端控制器和總線端控制器應(yīng)并行工作（修改目錄表除外），避免死鎖； 已獲得獨(dú)享所有權(quán)的寫操作一定要在所有權(quán)被拿走前完成，避免活鎖； 采用計(jì)數(shù)器方法實(shí)現(xiàn)仲裁和先來先服務(wù)原則，減少挨餓。 （ 2）串行化與一致性問題 原子總線操作的全序達(dá)到了順序一致性要求。 返回下頁 61 基于監(jiān)聽的 Cache結(jié)構(gòu)設(shè)計(jì) 采用 MESI一致性協(xié)議，兩個(gè)控制器、兩個(gè)同步目錄表、一個(gè)數(shù)據(jù)緩沖區(qū)、一個(gè)寫回緩沖區(qū)。 推遲回寫實(shí)現(xiàn)： Cache中增加寫回緩沖區(qū)（ WBBuff），將推遲寫回的塊放入 WBBuff，總線端控制器對(duì) WBBuff進(jìn)行管理。 59 監(jiān)聽結(jié)果的格式設(shè)計(jì)： 總線增加三根信號(hào)線 監(jiān)聽命中信號(hào)： 指示有否該塊的拷貝； 修改狀態(tài)信號(hào)： 指示命中的塊是否處于修改狀態(tài)； 監(jiān)聽完成信號(hào)： 指示監(jiān)聽是否完成。 要求： 支持總線端、處理器端控制器的同時(shí)訪問； 實(shí)現(xiàn)： 雙端口存儲(chǔ)器組成的目錄表、 相互拷貝的兩個(gè)目錄表 (改寫與其他操作互斥 )。 處理器端控制器： 與單處理機(jī) Cache控制器類似； 總線端控制器： 控制和響應(yīng)來自總線的事務(wù)。 問題 1： Cache如何實(shí)現(xiàn) R/W/WB操作的？ 問題 2： 為什么總線 R/W時(shí)，主設(shè)備會(huì)發(fā)出等待周期？ 返回下頁 57 多處理機(jī) Cache： 要求： 能夠同時(shí)響應(yīng)總線端和處理器端兩方面的操作。 異常處理 能夠正確地處理各種異常。 活鎖處理：通過優(yōu)先級(jí)來解決。 55