計(jì)算機(jī)基礎(chǔ)知識與基本工作原理(參考版)
2024-11-28 23:36本頁面
【正文】 中斷響應(yīng)條件是否滿足？ 中斷是否受阻？ Y N 硬件自動完成 Y N 機(jī)械電子工程學(xué)院 中斷處理過程 中斷程序的一般設(shè)計(jì)方法 中斷 服務(wù)子程序 關(guān)中斷 開中斷 保護(hù)現(xiàn)場 恢復(fù)現(xiàn)場 中斷服務(wù) 中斷返回 斷點(diǎn)地址由堆棧彈入 PC 硬件自動完成 關(guān)中斷 開中斷 是否允許更高級的中斷來打斷此中斷服務(wù)程序，對于開、關(guān)中斷的處理是不同的。 機(jī)械電子工程學(xué)院 中斷處理過程 中斷響應(yīng) 中斷響應(yīng)（以 MCS51為例） 1）使 優(yōu)先級狀態(tài)觸發(fā)器 置位（可以阻斷同級或者低級的中斷） 2）中斷系統(tǒng) 自動 把 斷點(diǎn)地址（ PC） 壓入堆棧保護(hù)（不包括程序狀態(tài)寄存器和其他寄存器內(nèi)容） 3）硬件 自動執(zhí)行 1條長調(diào)用子程序指令 LCALL Addr，轉(zhuǎn)入中斷服務(wù)程序入口。 ? 在 下一個(gè)機(jī)器周期 S6期間按優(yōu)先級順序查詢中斷標(biāo)志。這種多級（重）中斷的處理方式稱為“嵌套”。 中斷優(yōu)先級的實(shí)現(xiàn)可以用 軟件或硬件設(shè)置 。 CPU執(zhí)行流程 中斷服務(wù)程序 1 非預(yù)料事件 1 機(jī)械電子工程學(xué)院 中斷概述 中斷系統(tǒng)的功能 能實(shí)現(xiàn)優(yōu)先權(quán)排隊(duì) 按各中斷請求的重要程度排列 CPU響應(yīng)的次序稱為 中斷優(yōu)先級 。 中斷服務(wù) 程序 1 中斷服務(wù) 程序 2 非預(yù)料事件 1 非預(yù)料事件 2 機(jī)械電子工程學(xué)院 中斷概述 引入中斷的優(yōu)點(diǎn) ?分時(shí)操作 ?實(shí)時(shí)處理 ?故障處理 中斷源 ?外部設(shè)備中斷源 ?故障源 ?控制對象 ?定時(shí) /計(jì)數(shù)脈沖中斷源 機(jī)械電子工程學(xué)院 中斷概述 中斷源 執(zhí)行中斷指令 I N T N 、 I N T O 等 中 斷 控 制 邏 輯 自動產(chǎn)生的中斷 除法錯(cuò)中斷 單步中斷 斷點(diǎn)中斷 溢出中斷等 系統(tǒng)掉電 I N T R 引腳 中斷控制器 N MI 引腳 內(nèi)存奇偶校驗(yàn)錯(cuò) 中斷接口電路 …… …… 鍵盤 打印機(jī) 串行口 C P U 內(nèi)部 典型系統(tǒng)的中斷源（ Intel8086為例） 機(jī)械電子工程學(xué)院 中斷概述 中斷系統(tǒng)的功能 實(shí)現(xiàn)中斷及返回 中斷源發(fā)出中斷請求， CPU決定是否響應(yīng)。 假如數(shù)據(jù)傳輸速率每秒為 960個(gè)字符，每個(gè)字符由 1個(gè)起始位、 8個(gè)數(shù)據(jù)位和 1個(gè)停止位組成，則其傳輸速率為： 10 * 960 （ bit/s） = 9 600 （ bit/s） 機(jī)械電子工程學(xué)院 串行接口 數(shù)據(jù)傳輸方式 機(jī)械電子工程學(xué)院 計(jì)算機(jī)的中斷 中斷概述 中斷的概念 硬件層面 ：中斷是一種信號，它告訴微處理器已發(fā)生了某種需要特別處理的事件，需要去處理或?yàn)槠浞?wù)。 3） 按照傳輸控制方式分 – 程序控制 – 中斷控制 – 直接存儲訪問方式（ DMA） 4） 按照雙方數(shù)據(jù)收發(fā)的配合方式分 – 同步接口（系統(tǒng)時(shí)鐘控制） – 異步接口（應(yīng)答方式） 機(jī)械電子工程學(xué)院 并行接口與串行接口 并行接口的組成與功能 并行接口的組成 功能： 1）實(shí)現(xiàn)數(shù)據(jù)總線與外設(shè)的電氣緩沖與隔離 2）鎖存系統(tǒng)數(shù)據(jù)總線上的并行輸出數(shù)據(jù) 3）協(xié)調(diào)收發(fā)雙方的邏輯關(guān)系與時(shí)間關(guān)系 4）有些還具有控制中斷傳輸?shù)哪芰? 并行接口 機(jī)械電子工程學(xué)院 并行接口 不可編程接口 ——握手輸入 機(jī)械電子工程學(xué)院 并行接口 不可編程接口 ——握手輸出 機(jī)械電子工程學(xué)院 并行接口 可編程接口（ 8255A） 主要包含：數(shù)據(jù)總線緩沖器、讀 /寫控制邏輯、輸入 /輸出端口 (A、 B和 C)、可編程控制寄存器等。 缺點(diǎn) ： CPU對存儲單元和 I/O端口的實(shí)際尋址空間都 小于其最大尋址 空間 。 1）獨(dú)立編址（如 INTEL的 CPU） 機(jī)械電子工程學(xué)院 I/O接口電路 I/O接口的編址 2）統(tǒng)一編址（存儲器映像編址） 存儲單元 地址 00000H 00001H …… FF0FFH I/O端 口地址 FF100H FF101H …… FFFFFH 特點(diǎn) ：將 端口看作存儲單元 ，僅以 地址范圍的不同 來區(qū)分兩者 。 優(yōu)點(diǎn) ：系統(tǒng)中存儲單元和 I/O端口的數(shù)量可 達(dá)到最大 。主要解決數(shù)據(jù)傳輸?shù)膯栴}。 指令與程序 指令系統(tǒng) 機(jī)械電子工程學(xué)院 指令與程序 程序設(shè)計(jì)語言 ? 機(jī)器語言 ? 匯編語言 ? 高級語言 匯編語言源程序 機(jī)器語言程序 （目標(biāo)代碼） 匯編（匯編程序） 高級語言源程序 編譯或解釋（編譯程序） 程序：根據(jù)任務(wù)要求， 有序地編排指令 的集合。 指令通常包含 操作碼 和 操作數(shù) 兩部分。指令集結(jié)構(gòu) (ISA， Instruction Set Architecture) 是體系結(jié)構(gòu)的主要內(nèi)容之一，對 CPU的基本組織會產(chǎn)生非常大的影響。指示 CPU執(zhí)行一個(gè)特定的處理，如從存儲器取數(shù)據(jù)、對數(shù)據(jù)進(jìn)行邏輯運(yùn)算等。 時(shí)鐘電路 產(chǎn)生計(jì)算機(jī)所需的時(shí)序信號，使得計(jì)算機(jī)內(nèi)部電路在統(tǒng)一的節(jié)拍控制下嚴(yán)格按時(shí)序同步工作。 地址線： 字選＋片選 。 片選 ：系統(tǒng)地址總線中余下的 高位地址線 經(jīng)譯碼后作為不同存儲芯片的片 選 。 字選 ：系統(tǒng)地址總線中的 低位地址線 直接與各存儲芯片的地址線連接 。 機(jī)械電子工程學(xué)院 存儲器的擴(kuò)展原理 內(nèi)存儲器與并行總線的接口 地址 譯碼 主 存 儲 器 微處 理器 或 總線 接口 AB 地址鎖存 RD/WR 片選控制 低位 AB 高位 AB IO/M 數(shù)據(jù)線：如果考慮總線負(fù)載問題，可加接數(shù)據(jù)收發(fā)器。 機(jī)械電子工程學(xué)院 存儲器的擴(kuò)展原理 存儲芯片的字、位同時(shí)擴(kuò)展 用 16K 4bit的芯片擴(kuò)展實(shí)現(xiàn) 64KB存儲器 16K*4 16K*4 A0~ A13 R/W D0 ~D3 D4~ D7 2－ 4 譯碼器 A15 A14 CS 64K*8 A0 ~ A15 D0 ~ D7 R/W CS 等效為 16K*4 16K*4 16K*4 16K*4 16K*4 16K*4 對芯片分組進(jìn)行位擴(kuò)展 ，以實(shí)現(xiàn)按字節(jié)編址。 并行存儲器、多端口存儲器、相聯(lián)存儲器等 機(jī)械電子工程學(xué)院 存儲器的擴(kuò)展原理 存儲芯片的位擴(kuò)展 ⑧ 64K*1 I/O ⑦ 64K*1
教學(xué)課件相關(guān)推薦
鄂ICP備17016276號-1