【正文】 4. 嵌入式、 DSP、 JAVA虛擬機 很多專用處理機采用 VLIW體系結(jié)構 本章重點： 1. 浮點數(shù)的表示方法及性質(zhì) 2. 浮點數(shù)的設計方法 3. 浮點數(shù)的舍入方法和警戒位位數(shù)的設置 4. 自定義數(shù)據(jù)表示方法的原理 5. 指令格式的優(yōu)化設計 6. RISC思想 7. RISC關鍵技術 練習題： 2 .2 。 VLIW處理機 1. 安騰 (Intanium)處理機 Intel公司與 HP公司聯(lián)合研制 在 Intel公司稱為 IA64處理機 安騰 (Intanium)處理機有自己獨立的系統(tǒng)軟件和應用軟件 2. DAISY (Dynamically Architected Instruction Set from Yorktown) 處理機 由 IBM公司研制 采用動態(tài)二進制轉(zhuǎn)換技術實現(xiàn)與 X86處理機兼容 3. Crusoe處理機 由 Transmeta公司研制 已經(jīng)大量應用于筆記本計算機中，一個重要特點是功耗很低。 4. 編譯器的實現(xiàn)難度大 VLIW并行編譯器主要依靠指令級并行算法、數(shù)據(jù)相關性分析算法、寄存器分配算法及并行編譯技術等來顯式開發(fā)程序中的指令級并行性，從而提高處理機的運行速度。 超標量處理機和超流水線處理機的指令級并行度一般為 2左右，通常不超過 4， 目前多數(shù) VLIW處理機的指令級并行度在 4至 8之間，有的已經(jīng)達到幾十。 在 VLIW處理機上運行的程序是一個二維指令矩陣，每一行上的所有操作組成一條超長指令，他們之間沒有數(shù)據(jù)相關、控制相關和功能部件沖突，這些指令可以在 VLIW處理機上同時執(zhí)行 超標量處理機和超流水線處理機通常采用隱式并行指令方式。 現(xiàn)在很多 cpu都是將超標量和超級流水線技術一起使用，例如 pentium IV，流水線達到 20級，頻率最快已經(jīng)超過 3GHZ.我們教科書上用于教學的經(jīng)典 MIPS只有 5級流水。頻率高了，當流水線開足馬力運行時平均每個周期完成一條指令（單發(fā)射情況下），這樣 cpu處理得速度就提高了。每個周期所做的操作越少，那么需要的時間就越短，時間越短，頻率就可以提得越高。 超流水線 (Superpipelining)處理機 通過分時使用同一條指令流水線的不同部分來提高處理機的運算速度，超級流水線又叫做深度流水線，它是提高 cpu速度通常采取的一種技術。所以超級流水線就是將 cpu處理指令的操作進一步細分，增加流水線級數(shù)來提高頻率。 CPU處理指令是通過 Clock來驅(qū)動的，每個 clock完成一級流水線操作。 指令級并行 提出 VLIW指令系統(tǒng)的主要目的是要開發(fā)程序中的指令級并行性(Instruction Level Parallelism) 超標量 (Superscalar)處理機 依靠設置多條指令流水線，并通過同時發(fā)射多條指令來提高處理機的運算速度，將一條指令分成若干個周期處理以達到多條指令重疊處理 ,從而提高 cpu部件利用率的技術叫做標量流水技術 . 超級標量是指 cpu內(nèi)一般能有多條流水線 ,這些流水線能夠并行處理 .在單流水線結(jié)構中 ,指令雖然能夠重疊執(zhí)行 ,但仍然是順序的 ,每個周期只能發(fā)射 (issue)或退休 (retire)一條指令 .超級標量結(jié)構的 cpu支持指令級并行 ,每個周期可以發(fā)射多條指令 (24條居多 ).這樣 ,可以使得 cpu的 IPC(Instruction Per Clock) 1, 從而提高 cpu處理速度 . 超級標量機能同時對若干條指令進行譯碼，將可以并行執(zhí)行的指令送往不同的執(zhí)行部件 ,在程序運行期間，由硬件 (通常是狀態(tài)記錄部件和調(diào)度部件 )來完成指令調(diào)度 . 超級標量機主要是借助硬件資源重復 (例如有兩套譯碼器和 ALU等 )來實現(xiàn)空間的并行操作 . 我們熟知的 pentium系列 (可能是 pII開始 ),還有SUN SPARC系列的較高級型號 ,以及 MIPS若干型號等都采用了超級標量技術 . 超流水線 (Superpipelining)處理機 通過分時使用同一條指令流水線的不同部分來提高處理機的運算速度。通常 VLIW機只有一個控制器，每個周期啟動一條長指令，長指令被分為幾個字段，每個字段控制相應的部件。 通常一條指令多達上百位，有若干操作數(shù)，每條指令可以做不同的幾種運算。 EPIC： Explicitly Parallel Instruction Computing 在一條 VLIW指令中包含有多個相同或不同的操作字段（每個操作字段的功能相當于一般處理機中的一條指令）。 一條指令中包含有多個能夠同時執(zhí)行的操作 TRACE28/300處理機的一條超長指令中最多有 28條可以同時執(zhí)行的指令。 (3)要設計復雜的子程序庫， RISC的子程序庫通常要比 CISC的子程序庫大得多。 RISC對編譯器造成的困難主要有： (1)必須精心安排每一個寄存器的用法，以便充分發(fā)揮每一個通用寄存器的效率，盡量減少訪問主存儲器的次數(shù)。 (2)選擇尋址方式的工作簡單， (3)因為采用 LOAD/STORE方式，省去了是否生成訪問存儲器指令的選擇工作。目前， ROM的速度低于 SRAM 一條機器指令通常要多條微指令解釋執(zhí)行 固件的主要優(yōu)點是： 便于實現(xiàn)復雜指令，便于修改指令系統(tǒng) 以硬聯(lián)邏輯為主 來實現(xiàn)指令系統(tǒng) 對于少數(shù)復雜的指令，目前的許多處理機也用微程序技術實現(xiàn)。 另外，要在主存中開辟一個堆棧，當調(diào)用層數(shù)超過規(guī)定層數(shù)（寄存器溢出）時，把益出部分的寄存器中內(nèi)容壓入堆棧。 137 132 傳送參數(shù) 寄存器重疊 131 122 A 局部寄存器 A 局部寄存器 121 116 A,B 公用寄存器 傳送參數(shù) 傳送參數(shù) 寄存器重疊 115 106 B 局部寄存器 B 局部寄存器 105 100 B,C 公用寄存器 傳送參數(shù) 傳送參數(shù) 99 90 B 局部寄存器 C 局部寄存器 89 84 C,D 公用寄存器 傳送參數(shù) 31 26 與上一過程合用 31 26 與上一過程合用 31 26 與上一過程合用 …… 25 16 局部寄存器 25 16 局部寄存器 25 16 局部寄存器 10 15 10 與下一過程合用 15 10 與下一過程合用 15 10 與下一過程合用 9 0 全局寄存器 9 0 全局寄存器 9 0 全局寄存器 9 0 全局寄存器 物理寄存器 A 過程的 寄存器窗口 B 過程的 寄存器窗口 C 過程的 寄存器窗口 重疊寄存器窗口技術 例子：（在 RISC II中采用的方法） 目前， SUN公司的 SPARC、 SuperSPARC、 UtraSPARC等處理機，把最后一個過程與第一個過程的公用寄存器重疊起來，形成一個循環(huán)圈。每個過程使用其中相鄰的三個窗口和一個公共的窗口，在這些窗口中： 有一個窗口是與前一個過程共用 有個窗口是與下一個過程共用。 LOOP: X X X Y Y Y …… Z Z Z COMP R1, R2, LOOP W W W (a) 調(diào)整前的程序 (2)向前轉(zhuǎn)移 (IF THEN ) 實現(xiàn)方法： 如果轉(zhuǎn)移不成功，執(zhí)行轉(zhuǎn)移指令 之后的下條指令，否則取消下條指令。 對于循環(huán)程序，由于絕大多數(shù)情況下，轉(zhuǎn)移是成功的。被插入的指令 ……… NEXT: MOVE R4, A 采用延遲轉(zhuǎn)移技術的兩個限制條件 被移動指令在移動過程中與所經(jīng)過的指令之間沒有數(shù)據(jù)相關 被移動指令不破壞條件碼，至少不影響后面的指令使用條件碼 如果找不到符合上述條件的指令，必須在條件轉(zhuǎn)移指令后面插入空操作 如果指令的執(zhí)行過程分為多個流水段，則要插入多條指令 插入 1條指令成功的概率比較大，插入 2條或 2條以上指令成功的概率明顯下降 2. 指令取消技術 采用指令延時技術，經(jīng)常找不到可以用來調(diào)整的指令， 可考慮采用另一種方法：指令取消技術 分為兩種情況： (1)向后轉(zhuǎn)移（適用于循環(huán)程序） 實現(xiàn)方法： 循環(huán)體的第一條指令安放在兩個位置，分別在循環(huán)體的前面和后面。(R3)與 (R4)比較 2： BEQ EXIT 。(R3)與 (R4)比較 3： BEQ EXIT 。 讀采用延遲轉(zhuǎn)移的程序，必須十分小心。 RISC的關鍵技術 1. 延時轉(zhuǎn)移技術 為了使指令流水線不斷流，在轉(zhuǎn)移指令之后插入一條沒有數(shù)據(jù)相關和控制相關的有效指令，而轉(zhuǎn)移指令被延遲執(zhí)行，這種技術稱為延遲轉(zhuǎn)移技術。 RISC設計思想也可以用于 CISC中 x86處理機的 CPI在不斷縮小， 8088的 CPI大于 20， 80286的 CPI大約是 ， 80386的 CPI進一步減小到 4左右， 80486的 CPI已經(jīng)接近 2， Pentium處理機的 CPI已經(jīng)與 RISC十分接近。 Ｔ 其中 : Ｐ 是執(zhí)行這個程序所使用的總的時間； Ｉ 是這個程序所需執(zhí)行的總的指令條數(shù)； CPI(Cycles Per Instruction)是每條指令執(zhí)行的平均周期數(shù) Ｔ 是一個周期的時間長度。 3. 軟硬件的功能分配問題 復雜的指令使指令的執(zhí)行周期大大加長 CISC處理機的指令平均執(zhí)行周期都在 4以上 在 CISC中，增強指令系統(tǒng)功能，簡化了軟件，硬件復雜了 1981年， Patterson等人研制了 32位的 RISC I微處理器，總共 31種指令， 3種數(shù)據(jù)類型，兩種尋址方式，研制周期 10個月，比當時最先進的 MC68000和 Z8002快3至 4倍 1983年，又研制了 RISC II，指令種類擴充到 39種，單一變址尋址方式，通用寄存器 138個 RISC的定義與特點 卡內(nèi)基梅隆 (Carnegie Mellon)大學論述 RISC的特點如下： P115 (1)大多數(shù)指令在單周期內(nèi)完成 (2)LOAD/STORE結(jié)構 (3)硬布線控制邏輯 (4)減少指令和尋址方式的種類 (5)固定的指令格式 (6)注重編譯的優(yōu)化 90年代初 , IEEE的 Michael Slater對 RISC描述： (1)RISC為提高流水線效率 , 應具有下述特征： 簡單而統(tǒng)一格式的指令譯碼 大部分指令可以單周期執(zhí)行完成 只有 LOAD和 STORE指令可以訪問存儲器 簡單的尋址方式 采用延遲轉(zhuǎn)移技術 采用 LOAD延遲技術 (2)為使編譯器便于生成優(yōu)化代碼，應具有： 三地址指令格式， 較多的寄存器，對稱的指 令格式 RISC思想的精華 減少 CPI是 RISC思想的精華 程序執(zhí)行時間的計算公式： Ｐ＝Ｉ 增加尋址方式 增加數(shù)據(jù)表示方式 優(yōu)化的途徑： 面向目標代碼 面向高級語言 面向操作系統(tǒng) 2. 精簡指令系統(tǒng)計算機 RISC(Reduced Instruction Set Computer） 只保留功能簡單的指令 , 功能較復雜的指令用軟件實現(xiàn)， 提高流水線效率 3. 超長指令字 VLIW (Very Long Instruction Word) 一種顯式指令級并行指令系統(tǒng) 二維程序結(jié)構 指令級并行度高 RISC指令系統(tǒng) 三類指令系統(tǒng)： CISC、 RISC、 VLIW 從 CISC到 RISC RISC的定義與特點 RISC思想的精華 RISC的關鍵技術 從 CISC到 RISC 70年代，指令系統(tǒng)已經(jīng)非常復雜