數(shù)字化語音存儲與回放系統(tǒng)自動化與電子技術等專業(yè)畢業(yè)設計畢業(yè)論(參考版)
2025-06-10 00:49本頁面
【正文】 。 最后，還要感謝 合作伙伴 xx 同志，在 畢業(yè)設計過程中他充分發(fā)揚團隊精神，在程序編寫方面給了我許多有益的建議。在此謹向他表示衷心的感謝！ 感謝 xxx教研室領導 對我們畢業(yè)設計工作的關心與支持，為我們提供了良好的畢業(yè)設計場所和完備的實驗器材，使畢業(yè)設計能夠順利進行。兩個多月的畢業(yè)設計過程中， x教員 在百忙之中抽出時間對我們認真指導，多方面支持，給出了許多寶貴的指導意見，拓寬了我們的思路，并幫助解決了許多難題。 數(shù)字化語音存儲與回放系統(tǒng) 《 數(shù)字化語音存儲與回放系統(tǒng) 》 第 18 頁 共 20 頁 圖 62 中斷子程序流程圖 數(shù)字化語音存儲與回放系統(tǒng) 《 數(shù)字化語音存儲與回放系統(tǒng) 》 第 19 頁 共 20 頁 參考文獻 [1] 徐江．高速高精度數(shù)據(jù)采集技術研究 [D]．成都：電子科技大學， [2] 李華 . MCS系列單片機實用接口技術 [M ]. 北京 :北京航空航天大學出版 社 , 1993. [3] 潘新民 . 單片機實用系統(tǒng)設計 [M ]. 北京 :人民郵電出版社 , 1992. [4] 碩力更．數(shù)字中頻接收機模擬前端的設計 [D]．南京理工大學， 2021： 4243 [5] 許嘉林，盧艷娥，丁子明 ． ADC 信噪比的分析及高速高分辨率 ADC 電路的實 現(xiàn) [Z]． 數(shù)字化語音存儲與回放系統(tǒng) 《 數(shù)字化語音存儲與回放系統(tǒng) 》 第 20 頁 共 20 頁 致 謝 本課題是在 導師 的精心指導下完成的。 若是“回放”鍵被按下 ,則從 RAM中讀出語音數(shù)據(jù) ,進行D /A轉換。 圖 61 主程序流程圖 在中斷服務程序中 ,要根據(jù)按鍵的類型完成不同的任務。 為了保證 8kHz的回放轉換頻率 ,單片機通過軟件編程來控制內部定時器 T2 的啟 /停工作。 AT89C52片內置通用 8位中央處理器和 Flash存儲單元，該芯片有 6個中斷源， 2個中斷優(yōu)先級， IE寄存器控制各中斷位， IP寄存器中 6個中斷源的每一個可定為 2個優(yōu)先級，適用于許多較為復雜的控制場合。參考方式通過 REFLO引腳的連接方式來選擇，當 REFIO與 ACOM 相連時，內部參考方式被激活，此時 REFIO 提供 ；當 REFLO 與AVDD相連時，內部參考方式被取消，外部參考方式被激活， REFIO的電壓由外部提供，以提高電壓精度和抗漂移性能，而且還可以通過調整外 部參考電壓以達到增益控制的目的，此時 REFIO端的輸入阻抗為高阻狀態(tài)數(shù)字化語音存儲與回放系統(tǒng) 《 數(shù)字化語音存儲與回放系統(tǒng) 》 第 17 頁 共 20 頁 第六章 軟件設計 本系統(tǒng)軟件設計采用匯編語言，程序編寫好后由匯編程序編譯為機器語言，通過燒錄器將程序燒錄到單片機中，以實現(xiàn)控制外圍各種芯片的功能。 IOUTA和 IOUTB都是輸入碼 DAC CODE與滿量程輸出電流 IOUTFS的函數(shù)，關系如下： IOUTA=(DAC CODE/16384) IOUTFS (31) IOUTB=(16383DAC CODE)/16384 IOUTFS (32) 其中， DAC CODE為并行輸入的 14位數(shù)據(jù)，滿量程輸出電流 IOUTFS的大小取決于 VREFIO與滿量程電流輸出調節(jié)端 (FS ADJ)的負載電阻 RSET，關系如下： IOUTFS=32 IREF=32 VREFIO/RSET (33) IOUTA和 IOUTB能通過負載電阻 RLOAD轉換成互補單端電 壓輸出 VOUTA和 VOUTB，存在于 VOUTA和 VOUTB之間的差分電壓 VDIFF也能夠通過變壓器或差分放大器轉換成單端電壓，關系如下： VDIFF=(IOUTAIOUTB) RLOAD =[(2DAC CODE16383)/16384] IOUTFS RLOAD =[(2DAC CODE16383)/16384] (32 VREFIO/RSET) RLOAD (34) 式 (34)也顯示了 AD9764采用差分操作的優(yōu)點，首先，差分輸入抵消了 IOUTA和 IOUTB端由于噪聲、失真、直流偏 置等引入的共模干擾；其次， VDIFF端的輸出信號電壓是單端輸出電壓 VOUTA或 VOUTB的 2 倍，因此為負載提供的功率也是單端時的 2倍。如圖 34，輸入數(shù)據(jù)在在時鐘上升沿時被鎖存器鎖存，轉換后的數(shù)據(jù)輸出也在時鐘上升沿被刷新新，時鐘頻率最高可達 125MSPS。 AD9764 芯片簡介 AD9764是高性能的 TXDACTM系列中的一款低功耗 CMOS數(shù) /模轉換器， 14位分辨力、 125MHz轉換速率、片內 、邊沿觸發(fā)鎖存、極佳的動態(tài)無雜波失真范圍和交調失真、輸入數(shù)據(jù)格式為標準正二進制碼、典型功 耗 190mW。 數(shù)模轉換器設計 對于 D/A轉換器性能的考慮，應包括建立時間、尖峰脈沖能量、轉換位數(shù)和積分線性等方面。為此 ,在 AD9764的輸出端接反相電壓轉換電路。本系統(tǒng)采用典型的 D /A轉 換芯片 AD9764,字長為 14位 ,可直接與單片機連接。 SRAM采用 HM628128，容量 256kB，讀寫周期 15ns， +5V供電， TTL兼容。這種方式的優(yōu)點是 SRAM可隨機存取，同時較大容量的高速 SRAM有現(xiàn)成的產品可供選擇。 擴展 SRAM 仿真 FIFO 采用外部 SRAM實現(xiàn) FIFO的具體做法為：將三態(tài)緩沖門分別接到讀寫控制器上，在進行寫操作時， SRAM由三態(tài)門切換到同步 FIFO一側，以使采樣數(shù)據(jù)寫入其中。如讀寫指針相等并且最后的操作是讀，則 FIFO處于空狀態(tài)。所以， FIFO存儲器在 操作時由“空”和“滿”的標志位來表示 FIFO存儲器內部的狀態(tài)。 FIFO存儲器另一個與傳統(tǒng)存儲器不同的地方是傳統(tǒng)存儲器的一個存儲單元中只要寫入一個數(shù)據(jù)后，這個數(shù)據(jù)將一直保存，直到一個新的數(shù)據(jù)將其覆蓋，無論這個存儲單元的數(shù)據(jù)被讀取過多少次都是如此。 FIFO 特點簡介 FIFO存儲器是近幾年面市的一種特殊存儲器件，其特點是在同一芯片里的同一存儲單元配備有兩個數(shù)據(jù)口，一個是輸入口，只負責數(shù) 據(jù)的寫入，另
畢業(yè)設計相關推薦
鄂ICP備17016276號-1