【正文】 將 temp變量的值賦給信號(hào) count_out 。end process。end if。temp 自增 if(temp=4) then當(dāng) temp 為 4 時(shí)，賦值為 0 temp:=0。139。給變量 temp 賦值為 0 elsif (clk39。139。 architecture a of counter_4 is begin process (rst,clk) variable temp:integer range 0 to 4。聲明 clk,rst 是標(biāo)準(zhǔn)邏輯位類型的輸入端口 count_out: out integer range 0 to 3)。 use 。end a。 end if。 when others=null。when 10=y=c。產(chǎn)生復(fù)位 else cases is case 選擇語句 when 00=y=a。) then y=39。輸出 architecture a of mux41 is 結(jié)構(gòu)體功能描述語句 begin process (rst,s,a,b,c,d) begin if(rst=39。分頻信號(hào)輸入 y: out std_logic)。復(fù)位信號(hào) s:in std_logic_vector(1 downto 0)。 use 。 end a。 end if。 when others=null。當(dāng) sm 為 0100110 時(shí)，燈從右邊亮到左邊 when 31=output=10000000。 when 30=output=01000000。 when 29=output=00100000。 when 28=output=00010000。 when 27=output=00001000。 when 26=output=00000100。當(dāng) sm 為 0100110 時(shí)，燈從右邊亮到左邊 when 25=output=00000010。當(dāng) sm 為 1001111 時(shí)，燈從兩邊亮到中間 when 24=output=00000001。 when 23=output=00001000。 when 22=output=11111111。當(dāng) sm 為 1001111 時(shí)，燈從兩邊亮到中間 when 21=output=11110111。 當(dāng) sm 為 11011 時(shí)，燈從中間亮到兩邊 when 20=output=11100111。 當(dāng) sm 為 1001111 時(shí)，燈從兩邊亮到中間 when 19=output=11100011。 when 18=output=11000011。當(dāng) sm 為 1001111 時(shí)， 燈從兩邊亮到中間 when 17=output=11000001。當(dāng) sm 為 11011 時(shí)，燈從中間亮到兩邊 when 16=output=10000001。 when 15=output=11111111。 when 14=output=11111110。 when 13=output=01111110。 when 12=output=01111100。 when 11=output=01111000。 when 10=output=00111000。當(dāng) sm 為 11011 時(shí)，燈從中間亮到兩邊 when 9=output=00110000。當(dāng) sm 為 110 時(shí)，燈從左到右第一個(gè)開始亮 when 8=output=00010000。前面六個(gè)燈亮完熄滅后，第七個(gè)燈一直亮 when 7=output=00000001。前面五個(gè)燈亮完熄滅后，第六個(gè)燈一直亮 when 6=output=00000010。前面四個(gè)燈亮完熄滅后，第五個(gè)燈一直亮 when 5=output=00000100。前面三個(gè)燈亮完熄滅后，第四個(gè)燈一直亮 when 4=output=00001000。前面兩個(gè)燈亮完熄滅后 ，第三個(gè)燈一直亮 when 3=output=00010000。第一個(gè)燈亮后，熄滅，讓第二個(gè)燈亮 when 2=output=00100000。只有第一個(gè)燈亮 when 1=output=01000000。 當(dāng) rst 復(fù)位時(shí)，燈全滅 else case input is –對(duì) input 輸入信號(hào)的值進(jìn)行選擇，并對(duì)相應(yīng)的值輸出不同的邏輯 when 0=output=10000000。 then output=00000000。 ARCHITECTURE a OF caideng IS 結(jié)構(gòu)體功能描述語句 BEGIN PROCESS (input,rst) BEGIN if rst=39。 定義 output 是 標(biāo)準(zhǔn)邏輯矢量 sm :out std_logic_vector(6 downto 0) )。聲明 input 是整型輸入端口 章世浩 《 彩色 LED組跑馬燈的設(shè)計(jì)與仿真》 第 28 頁 共 29 頁 rst:in std_logic。 USE 。end a。 count_out=temp。end if。) then產(chǎn)生一個(gè)上升沿 temp:=temp+1。event and clk=39。 then條件選擇語句，復(fù)位信號(hào)有效 temp:=0。 定義 temp 為變量，并設(shè)置取值范圍 begin if rst=39。聲明 count_out 是整型類型的輸出 end counter_32。 IEEE 庫使用聲明 entity counter_32 is實(shí)體端口聲明 port(clk,rst: in std_logic。 關(guān)閉進(jìn)程 附錄二 32 進(jìn) 制計(jì)數(shù)器模塊 VHDL 代碼 library ieee。end process p4。end if。039。 1/10 分頻輸出 1 else d:=d+1。clk_10=39。139。 復(fù)位信號(hào)控制部分 else if clk39。 then有復(fù)位信號(hào)時(shí) clk_10=39。 定義一個(gè)整型變量，取 值范圍是 1 到 20 begin if rst=39。end process p3。end if。039。 1/8 分頻輸出 1 else c:=c+1。clk_8=39。139。復(fù)位信號(hào)控制部分 else 章世浩 《 彩色 LED組跑馬燈的設(shè)計(jì)與仿真》 第 27 頁 共 29 頁 if clk39。 then有復(fù)位信 號(hào)時(shí) clk_8=39。 定義一個(gè)整型變量，取值范圍是 1 到 20 begin if rst=39。end process p2。end if。039。 1/6 分頻輸出 1 else b:=b+1。clk_6=39。139。 復(fù)位信號(hào)控制部分 else if clk39。 then有復(fù)位信號(hào)時(shí) clk_6=39。 定義一個(gè)整型變量，取值范圍是 1 到 20 begin if rst=39。end process p1。end if。039。1/4 分頻輸出 1 else a:=a+1。 當(dāng) a 大于等于 3 時(shí)，則 a 等于 0 clk_4=39。139。復(fù)位信號(hào)控制部分 else if clk39。 then有復(fù)位信號(hào)時(shí) clk_4=39。定義一個(gè)整型變量，取值范圍是 1 到 20 begin if rst=39。 輸出口 END fenpinqi。 IEEE 庫使用聲明 ENTITY fenpinqi IS 實(shí)體端口聲明 PORT(clk,rst : IN std_logic。 章世浩 《 彩色 LED組跑馬燈的設(shè)計(jì)與仿真》 第 25 頁 共 29 頁 參 考 文 獻(xiàn) [1]漢澤西 著 ， EDA技術(shù)及其應(yīng)用，北京航空航天大學(xué)出版社， 2020 [2]金西 著 ， VHDL與復(fù)雜數(shù)字系統(tǒng)設(shè)計(jì)，西安電子科技大學(xué)出版社， 2020 [3]姜雪松，劉東升著 ， 硬件描述語言 VHDL教程 [M]， 西安交通大學(xué)出版社 ， 2020 [4]潘松，黃繼業(yè)著， EDA技術(shù)與 VHDL（第 3版），清華大學(xué)出版社， 2020 [5]孫延鵬 ， 張芝賢著， VHDL與可編程邏輯器件應(yīng)用 [M]，航空工業(yè)出版社， 2020 [6]姜雪松 , 吳鈺淳 , 王鷹著， VHDL設(shè)計(jì)實(shí)例與仿真，北京機(jī)械工業(yè)出版社 2020 [7]黃沛昱著， EDA技術(shù)與 VHDL設(shè)計(jì)實(shí)驗(yàn)指導(dǎo)，西安電子科技大學(xué)出版社， 2020 [8]侯伯亨，劉愷等著， VHDL硬件描述語言與數(shù)字邏輯電路設(shè)計(jì)，西安電子科技大學(xué)出版社 2020 [9]李欣，張海燕著， VHDL數(shù)字系統(tǒng)設(shè)計(jì)，科學(xué)出版社， 2020 [10]張丕狀，李兆光著，基于 VHDL的 CPLD/FPGA開發(fā)與應(yīng)用，國(guó)防工業(yè)出版社， 2020 章世浩 《 彩色 LED組跑馬燈的設(shè)計(jì)與仿真》 第 26 頁 共 29 頁 附錄 附錄一 集成分頻模塊 VHDL 代碼 LIBRARY ieee。總的來說，通過這次課程設(shè)計(jì)不僅鍛煉了我的動(dòng)手和動(dòng)腦能力，也使我懂得了理論與實(shí)際相結(jié)合的重要性，只有理論知識(shí)是遠(yuǎn)遠(yuǎn)不夠的，要把所學(xué)的理論知識(shí)與實(shí)踐相結(jié)合起來，才能提高自己的實(shí)際動(dòng)手能力和獨(dú)立思考的能力。這 兩 周的自學(xué)中，我也體會(huì)到了自學(xué)得快樂。 章世浩 《 彩色 LED組跑馬燈的設(shè)計(jì)與仿真》 第 24 頁 共 29 頁 6 結(jié)束語 兩 周的課程設(shè)計(jì)結(jié)束了，在此次課程設(shè)計(jì)中，我收獲了許多，不僅在知識(shí)學(xué)習(xí)方面，而且在動(dòng)手能力方面、團(tuán)結(jié)合作能力等方面都有了一定的成就。所以此時(shí)彩燈控制模塊的 output 輸出信號(hào)為 00000000,sm 的輸出信號(hào)是 0000000， 4 進(jìn)制計(jì)數(shù)器模塊的輸出為 00， 4 選 1 選擇器模塊輸出 0，如圖 所示。 圖 175ns 到 200ns 仿真結(jié)果分析圖 在 200ns 到 225ns 之間，由于在 175ns 時(shí)， clk1 有一個(gè)上升沿的時(shí)鐘信號(hào)，所以 32進(jìn)制計(jì)算器模塊的輸出為 00100，由于元器件之間的競(jìng)爭(zhēng)冒險(xiǎn)關(guān)系，彩燈控制模塊的輸出具有一定的延時(shí)，彩燈控制模塊的 output 輸出信號(hào)為 00001000,sm 的輸出信號(hào)是0000110，由于在 時(shí)， clk2 一共產(chǎn)生了 8 個(gè)上升沿信號(hào)，所以集成分頻器的輸出為 0101， 4 進(jìn)制計(jì)數(shù)器模塊的輸出為 01， 4 選 1 選擇器模 塊將選擇 1/4 分頻信號(hào)作為輸出，即輸出結(jié)果為 1，如圖 所示。彩燈控制模塊的 output 輸出信號(hào)為 01000000,sm 的輸出信號(hào)是 0000110，在這過程中 clk2 一共只產(chǎn)生了兩個(gè)上升沿信號(hào)，所以集成分頻器的輸出均為 0， 4 進(jìn)制計(jì)數(shù)器模塊的輸出為 00， 4 選 1 選擇器模塊將選擇 1/10 分頻信號(hào)作為輸出，即輸出結(jié)果為 0，如圖 所示。 章世浩 《 彩色 LED組跑馬燈的設(shè)計(jì)與仿真》 第 21 頁 共 29 頁 圖 系統(tǒng)仿真圖 從圖 ，在 0ns到 25ns時(shí)間內(nèi)， 32進(jìn)制計(jì)算器模塊的輸出為 00000，所以彩燈控制模塊的 output 輸出信號(hào)為 10000000,sm 的輸出信號(hào)是 0000110，在這過程中 clk2 只產(chǎn)生了一個(gè)上升沿信號(hào)，所以集成分頻器的輸出均為 0， 4 進(jìn)制計(jì)數(shù)器模塊的輸出為 00， 4 選 1 選 擇器模塊將選擇 1/10 分頻信號(hào)作為輸出，即輸出結(jié)果為 0。在 “File”欄對(duì)截止時(shí)間 “End Time”設(shè)置為 “800ns”，如圖 所示 ： 圖 截止時(shí)間設(shè)置圖 （ 6） 得出初始仿真圖，如圖 所示 ： 圖 初始仿真界面 波形仿真 在波形輸入文件建立之后，首先設(shè)置下本系統(tǒng)的兩個(gè)時(shí)鐘輸入， clk1 的時(shí)鐘周期為50ns， clk2 的時(shí)鐘周期為 25ns。 （ 3） 在編輯器的 Name 欄點(diǎn)擊鼠標(biāo)右鍵，選擇 “Enter Nodes from SNF”選擇添加需要觀察的節(jié)點(diǎn)信號(hào)， 包 括系統(tǒng)輸入，顯示輸出的節(jié)點(diǎn)， 如圖 所示 ： 章世浩 《 彩色 LED組跑馬燈的設(shè)計(jì)與仿真》