【正文】 INTR：轉(zhuǎn)換結(jié)束輸出信號，低電平有。 WR：寫信號輸入，接受微機(jī)系統(tǒng)或其它數(shù)字系統(tǒng)控制芯片的啟動輸入端，低電平有效，當(dāng) CS、 WR 同時為低電平時，啟動轉(zhuǎn)換。該芯片內(nèi)有輸出數(shù)據(jù)鎖存器，當(dāng)與計算機(jī)連接時，轉(zhuǎn)換電路的輸出可以直接連接在 CPU數(shù)據(jù)總線上，無須附加邏輯接口電路。 圖 ADC0804內(nèi)部原理圖 沈陽航空航天大學(xué)畢業(yè)設(shè)計（論文） 33 ADC0804 與 STC89C52 單片機(jī)的接口 本次設(shè)計主要用到 ADC0804 芯片，設(shè)計時其控制部分完全靠單片機(jī)其他軟件來控制其對 芯片進(jìn)行控制， ADC0804 是用 CMOS 集成工藝制成的逐次比較型摸數(shù)轉(zhuǎn)換芯片。時鐘頻率范圍： 10～ 1280KHz。 1LSB（ ADC0808 小于177。 DAC0832 與 80C51 單片機(jī)的接口電路如圖 所示： 圖 DAC0832與單片機(jī)的接口圖 D/A 轉(zhuǎn)換軟件設(shè)計流程 D/A 轉(zhuǎn)換設(shè)計的軟件流程圖如圖 所示： 沈陽航空航天大學(xué)畢業(yè)設(shè)計（論文） 31 圖 D/A轉(zhuǎn)換軟件流程圖 啟動片選信號選擇第一通道的 DAC0832 即 dacs1 = 0 打開寫信號線 wr =0 將解耦輸出的值 1()yt賦值給單片機(jī) P0 口，即： P0 = 1()yt 關(guān)閉寫信號線 wr =1 啟動片選信號選擇第二通道 DAC0832 即 dacs2 = 0 打開寫信號線 wr =0 將解耦輸出的值 2()yt賦值給單片機(jī) P0 口 ，即： P0 = 2()yt 關(guān)閉寫信號線 wr =1 同時打開兩條通道上的數(shù)據(jù)傳送控制線 ,即： XFER = 0 是否結(jié)束？ 結(jié)束 解耦輸出 是 否 基于單片機(jī)的計算機(jī)解耦控制硬件設(shè)計與軟件開發(fā) 32 單片機(jī) A/D 轉(zhuǎn)換部分軟件設(shè)計 單片機(jī) AD 轉(zhuǎn)換部分硬件設(shè)計圖在硬件設(shè)計部分已經(jīng)做了介紹，這里不再做重復(fù)介紹，軟件部分主要使用到 ADC084 的 A/D 轉(zhuǎn)換芯片來進(jìn)行 A/D 轉(zhuǎn)換。1LSB，參考電壓為 (+10?/span10)V，供電電源為 (+5～ +15)V，邏輯電平輸入與TTL 兼容。圖 11 和圖 12 分別為 DAC0832 的引腳圖和內(nèi)部結(jié)構(gòu)圖。 DAC0832 是雙列直插式 8 位 D/A 轉(zhuǎn)換器。 離線計算 11()Fz、 12()Fz、 21()Fz、 22()Fz 將 PID 控制的輸出結(jié)果傳入解耦控制 作為傳入?yún)?shù) 1()uk、 2()uk 1 1 1 1 2 1 2( ) ( )p u k F u k F?? 2 1 21 2 22( ) ( )p u k F u k F?? 分別將 1y 、 2y 輸出給 D/A轉(zhuǎn)換的輸入端口 進(jìn)行 D/A轉(zhuǎn)換 1 1 1 1 2 1 2**y p G p G?? 1 1 1 1 2 1 2**y p G p G?? 2 1 2 1 2 2 2**y p G p G?? 沈陽航空航天大學(xué)畢業(yè)設(shè)計（論文） 29 其主要特性： 分辨率 8 位； 電流 建立時間１ us； 數(shù)據(jù)輸入可采用雙緩沖、單緩沖或直通方式； 輸出電流線性度可在滿量程下調(diào)節(jié)； 邏輯電平輸入與 TTL 電平兼容； 單一電源供電（＋ 5V～＋ 15V）； 低功耗， 20mW。 單片機(jī) D/A 轉(zhuǎn)換器的原理及主要技術(shù)指標(biāo) D/A 轉(zhuǎn)換用到 DAC0832 芯片， DAC0832 是使用非常普遍的８位 D/A 轉(zhuǎn)換器，由于其片內(nèi)有輸入數(shù)據(jù)寄存器，故可以直接與單片機(jī)接口。圖中， 1()Dz、 2()Dz分別為回路 1和回路 2 的控制的控制器脈沖傳遞函數(shù)， 11()Fz、 12()Fz、 21()Fz、 22()Fz為解耦補(bǔ)償裝置的脈沖傳遞函數(shù)， ()Hs為零階保持器的傳遞函 數(shù)并有廣義對象的脈沖傳遞函數(shù)為 : 1 1 1 1 1 2 1 22 1 2 1 2 2 2 2( ) [ ( ) ( ) ] , ( ) [ ( ) ( ) ]( ) [ ( ) ( ) ] , ( ) [ ( ) ( ) ]G z Z H s G s G z Z H s G sG z Z H s G s G z Z H s G s?? (） 沈陽航空航天大學(xué)畢業(yè)設(shè)計（論文） 27 圖 解耦系統(tǒng)離散化處理后結(jié)構(gòu)圖 由上面講述的可推得： 111 1 1 22 1 2 222( ) ( )( ) ( )( ) ( )( ) ( )Y z P zG z G zG z G zY z P z? ? ? ????? ? ? ?????? ? ? ? (） 111 1 1 22 1 2 222( ) ( )( ) ( )( ) ( )( ) ( )P z U zF z F zF z F zP z U z? ? ? ????? ? ? ?????? ? ? ? (） 由上述公式可以推得 111 1 1 2 1 1 1 22 1 2 2 2 1 2 222( ) ( )( ) ( ) ( ) ( )( ) ( ) ( ) ( )( ) ( )Y z U zG z G z F z F zG z G z F z F zY z U z? ? ? ?? ? ? ??? ? ? ?? ? ? ?? ? ? ?? ? ? ? (） 根據(jù)解耦控制條件，可知 1 1 1 2 1 1 1 2 1 12 1 2 2 2 1 2 2 2 2( ) ( ) ( ) ( ) ( ) 0( ) ( ) ( ) ( ) 0 ( )G z G z F z F z G zG z G z F z F z G z? ? ? ? ? ??? ? ? ? ? ?? ? ? ? ? ? (） 可以求得解耦補(bǔ)償矩陣為： 111 12 11 11 1221 22 22 21 22( ) ( ) ( ) 0 ( ) ( )( ) ( ) 0 ( ) ( ) ( )F z F z G z G z G zF z F z G z G z G z ?? ? ? ? ? ??? ? ? ? ? ?? ? ? ? ? ? (） 現(xiàn)在將解耦補(bǔ)償矩陣 ()Fz化為差分方程形式即可以用單片機(jī)軟件編程的方式來實(shí)現(xiàn)解耦控制。 基于單片機(jī)的計算機(jī)解耦控制硬件設(shè)計與軟件開發(fā) 24 圖 PID控制軟件流程圖 離線計算 0q 、 1q 、 2q 并且 設(shè)置 ( 1) ( 2 ) 0e k e k? ? ? ? 將 A/D 結(jié)果賦給 y(k) 求 ( ) ( ) ( )e k r k y k?? 按式子 ：0 1 2( ) ( ) ( 1 ) ( 2 )u k q e k q e k q e k? ? ? ? ? ? 計算控制增量 ()uk? 將 ()uk? 輸出給解耦控制系統(tǒng)，作為解耦系統(tǒng)的一條通道的參數(shù) 將解耦后的結(jié)果輸出給 D/A ( 2) ( 1)e k e k? ? ? ( 1) ( )e k e k?? D/A轉(zhuǎn)換 被控耦合對象 D/A 轉(zhuǎn)換 采樣時刻到否？ 到 否 沈陽航空航天大學(xué)畢業(yè)設(shè)計（論文） 25 單片機(jī)解耦部分軟件設(shè)計 解耦控制的主要目標(biāo)是通過設(shè)計解耦補(bǔ)償裝置，使各控制器只對各自相應(yīng)的被控量施加控制作 用，從而消除回路間的相互影響。 整理得：0 1 2( ) ( ) ( 1 ) ( 2 )u k q e k q e k q e k? ? ? ? ? ? （ ） 其中：0 (1 )Dp I TTqk TT? ? ? (） 1 2(1 )DP TqK T? ? ? 2 DpTqkT? 數(shù)字 PID 控制器的軟件實(shí)現(xiàn)流程 有上述推論的原理可得 PID 控制流程圖設(shè)計如下： 耦合二變量耦合被控對象： ? ? ? ?? ? ? ? ? ? ? ?? ?? ? ? ?? ? ? ? ? ? ? ?? ? 212222211211 ???????? ???????? kukukykyky kukukykyky (） 設(shè)采樣時間 T=1s。當(dāng)采樣周期短時，用求和代替積分，用向后差分代替微分使模擬 PID 離散化變?yōu)椴罘址匠獭? PID 控制原理 在工業(yè)控制中，常常采用如圖 所示的 PID 控制，其控制規(guī)律為： 圖 PID控制原理圖 ? ? 01 ( )( ) ( )tpDI d e tu t K e t e t TT d t??? ? ?????? （ ） 對應(yīng)的模擬 PID 調(diào)節(jié)器的傳遞函數(shù)為： ? ? ( ) 1(1 )() PDIUsD s K T sE s T s? ? ? ? (） 其中 PK 為比例增益， PK 與比例帶 ? 成倒數(shù)關(guān)系即 PK = 1/? ， IT 為積分時間常數(shù)， DT 為微分時間常數(shù)， ()ut 為控制量， ()et 為偏差。 基于單片機(jī)的計算機(jī)解耦控制硬件設(shè)計與軟件開發(fā) 22 4 基于單片機(jī)的計算機(jī)解耦控制的軟件開發(fā) 單片機(jī) PID 控制部分軟件系統(tǒng)設(shè)計 在工程實(shí)際中，應(yīng)用最為廣泛的調(diào)節(jié)器控制規(guī)律為比例、積分、微分控制，簡稱PID 控制，又稱 PID 調(diào)節(jié)。 STC89C52 硬件連線圖如圖 所示 沈陽航空航天大學(xué)畢業(yè)設(shè)計（論文） 21 圖 ATC89C52硬件連接圖 本章小結(jié) 本章詳細(xì)介紹了這次設(shè)計中需要用到的各部分硬件電路，包括模擬電路（耦合系統(tǒng)模塊）和數(shù)字電路部分（單片機(jī)解耦模塊）。這就是數(shù)碼管動態(tài)掃描顯示的原理。在 CS 和 RD 的控制 下可以讀取數(shù)據(jù)結(jié)果。 WR 由低到高時， A/D 開始轉(zhuǎn)換。單通道輸入 ,轉(zhuǎn)換時間大約為 100us。當(dāng) XFER為高電平時進(jìn)行 D/A 轉(zhuǎn)換，并將轉(zhuǎn)換結(jié)果輸出到 OUT1 口。管腳 8 接參考電壓，在此我們接的參考電壓是 +5V。在此我們直接選擇 +5V 作為參考電壓。使用單電源 +5V― +15V 供電。這部分主要詳細(xì)介紹了與單片機(jī)相關(guān)的一些硬件系統(tǒng)連接，如 DAC0832 與單片機(jī)的連接、 ADC0804 與單片機(jī)的連接、LED 顯示部分與單片機(jī)的連接等。下面講解單個運(yùn)算放大器的設(shè)計和實(shí)現(xiàn)辦法： 如圖 所示為運(yùn)算放大器單一模型的設(shè)計圖，其中 R1 為 10K 電阻； R2,R3 為1K 電阻電容為 1uF，運(yùn)算放大器使用 LM324，運(yùn)算放大倍數(shù)為一倍： 沈陽航空航天大學(xué)畢業(yè)設(shè)計（論文） 17 O T 1G RO UN D+5V5v321411U 1 : AL M 3 2 4C11uFR21kR31kR11 0 k567411U 1 : BL M 3 2 4 圖 運(yùn)算放大器模型的設(shè)計圖 耦合系統(tǒng)的連接構(gòu)成 耦合系統(tǒng)是由六個運(yùn)算放大器構(gòu)成的，要設(shè)計完整的耦合時間滯后的耦合系統(tǒng)，必須使帶有電容的運(yùn)放每兩個一組構(gòu)成耦合通道，然后輸出。 單一運(yùn)算放大器模塊 耦合系統(tǒng) 的組成部分是由四個運(yùn)算放大器來組成的，每兩個運(yùn)算按放大器構(gòu)成一個相互耦合系統(tǒng)的一條耦合通道。 耦合系統(tǒng)的硬件設(shè)計 耦合系統(tǒng)的硬件設(shè)計主要是利用運(yùn)算放大器來設(shè)計和實(shí)現(xiàn)一個相互耦合的雙輸入雙輸出的耦合系統(tǒng)。 二，單片機(jī)解耦部分的硬件設(shè)計。 基于單片機(jī)的計算機(jī)解耦控制硬件設(shè)計與軟件開發(fā) 16 3 基于單片機(jī)的計算機(jī)解耦控制的硬件設(shè)計 基于單片機(jī)的計算機(jī)解耦控制的硬件設(shè)計主要包括兩部分的硬件設(shè)計： 一，耦合系統(tǒng)的硬件設(shè)計。 本章小結(jié) 本章主要介紹了此項(xiàng)目的基本概述和基本要求，然后依照此要求設(shè)計出整體的原理框架圖，設(shè)計出軟件編程時各部分在軟件實(shí)現(xiàn)中的基本的軟件流程圖。什么是中斷？在計算機(jī)中，由于計算機(jī)內(nèi)外部的原因或軟硬件的原因，使 CPU 從當(dāng)前正在執(zhí)行的程序中暫停下來，而 自動轉(zhuǎn)去執(zhí)行預(yù)先安排好的為處理該原因所設(shè)計的服務(wù)程序。 中斷是計算機(jī)中很重要的一個概念，中斷系統(tǒng)是計算機(jī)的重要組成部分。當(dāng)定時器工作在計數(shù)方式時，外部事件通過引腳 T0()和 T1()輸入。這些寄存器之間是通過內(nèi)部總線和控制邏輯電路連接起來的。這些寄存器是用于存放定時或計數(shù)初值的。其訪問地址依次為 8AH8DH。當(dāng) WDT 溢出，它將 驅(qū)動 RSR 引腳一個高個電平輸出。 WDT 計時周期依賴于外部時鐘頻率。 WDT 在默認(rèn)情況下無法工作；為了激活 WDT，用戶必須往 WDTRST 寄存器（地址： 0A6H）中依次寫入 01EH 和0E1H。 WDT 是一種需要軟件控制的復(fù)位方式。當(dāng)一條指令訪問高于 7FH 的地址時，尋址方式?jīng)Q定 CPU 訪問高 12