【正文】 }*/ } } 附錄 B 電路原理圖 39 原理圖一 擴展及時鐘脈沖電路 A1B2C3G2A4G2B5G16Y77Y69Y510Y411Y312Y213Y114Y015U474LS138123U12A74LS32456U12B74LS329108U12C74LS32CLR1CLK111D31Q22D42Q53D73Q64D84Q95D135Q126D146Q157D177Q168D188Q19U574LS273CLR1CLK111D31Q22D42Q53D73Q64D84Q95D135Q126D146Q157D177Q168D188Q19U674LS273CLR1CLK111D31Q22D42Q53D73Q64D84Q95D135Q126D146Q157D177Q168D188Q19U774LS2739 8U8D74F0711 10U8E74F0713 12U8F74F071 2U9A74F073 4U9B74F075 6U9C74F079 8U9D74F0711 10U9E74F0713 12U9F74F071 2U10A74F073 4U10B74F075 6U10C74F079 8U10D74F0711 10U10E74F0713 12U10F74F071 2U11A74F073 4U11B。 P1=0xff。i++) { P0=taba[7i]。 } 38 /*for(i=0。i8。 delay()。 P2=tabe[i]。i8。 j10。i++) { delay1()。 } for(i=0。 P2=0xff。i++) { P0=taba[7i]。 } } for(i=0。 //平 //P1=0xff。i++) { P0=taba[i]。 j++) //from 上 to 下 3 time { for(i=0。 } for(j=0。i8。 delay()。 P2=tabc[i]。i8。 j10。 delay1()。 //P2=tabb[i]。i8。 j2。 delay()。 P2=tabb[i]。i8。 j10。j)。i) for(j=248。k) 36 for(i=20。 for(k=10。j)。i) for(j=248。 for(i=10。//安 unsigned char i,j。//入 unsigned char code tabd[]={0xFF,0x4A,0x2A,0x1C,0xFF,0x08,0x08,0x08}。//行選 unsigned char code tabb[]={0x08,0x49,0x49,0x7F,0x08,0x49,0x49,0x7F}。在這里祝老師工作順利，身體健康。是在邵敏權老師的悉心指導下完成的，老師富有創(chuàng)造性的思維方法、豐富的科研經驗和對科學研究的遠見卓識，開拓了我的思路，使我受益非淺。在這次設計中應用了大量的單片機、數(shù)字電子以及模擬電子 方面的知識，而這三門課都是本專業(yè)的專業(yè)基礎課，對專業(yè)基礎課進行深入理解，為我以 32 后的專業(yè)課的鞏固學習和以后工作上的學習研究打下了良好的基礎 ,對自身素質的提高是有很大好處的 本次設計到這里就已經結束了，設計中存在不足的地方，還請各位老師加以批評指教。 通過這次畢業(yè)設計，使我學得了許多新的知識，同時也是對大學四年學習生活的總結，它讓我把所學的東西更加系統(tǒng)化。 在設計中，通過計算證明，發(fā)現(xiàn)系統(tǒng)單片機的晶振的選取為 12MHz，由系統(tǒng)所給的參數(shù)指標中的波特率 9600bps 計算可知，系統(tǒng)存在誤差 7%，超過 5%,故應將晶振改為 ,以減少誤差。 詳細的子程序流程圖及程序清單詳見附件。 在這里僅說一下幾個子程序的編程思想：首先，上電復位，即復位清屏，和將數(shù)據(jù) 存儲器中的數(shù)據(jù)送向移位寄存器的思想一樣，因為 CD4094 的輸出端為高電平時，發(fā)光二極管不亮，所以將高電平信號作為數(shù)據(jù) 8 位 8 位送出，同時每輸出 24 位送一個時鐘脈沖，將高電平信號送向大屏幕，達到清屏目的；其次，初始化設置波特率，根據(jù)系統(tǒng)參數(shù)給出的波特率 9600，計算出時間常數(shù)，設置串行口工作方式。 第四節(jié) 編程思想 畫面的實時動態(tài)處理即顯示方式以子程序方式編寫，有多少種顯示方式即 31 有多少個顯示子程序。因為設計選擇方式 1，所以 波特率 = （ SMOD2 /32）定時器 T1的溢出率 （ 1） 定 時 器 的 溢 出 率 = 定 時 器 T1 的 溢 出 次 數(shù) / 秒 （ 2） 對于一般情況，定時器 T1 溢出一次所需時間為： （ 82 N） 12 時鐘周期 =（ 82 N） 12 1/fosc （ 3） 于是，定時器每秒所溢出的次數(shù)，即 定時器 T1 的溢出率 =fosc/12（ 82 N） （ 4） 本系統(tǒng)的主要參數(shù)波特率為 9600。 表 4— 1 串行口工作方式 SM0 SM1 方式 功能說明 0 0 0 移位寄存器方式 0 1 1 8 位 UART，波特率可變 1 0 2 9 位 UART，波特率為 fosc/64 或 fosc/32 1 1 3 9 位 UART，波特率可變 設計選擇方式 1：當 SCON 中的 SM0， SM1 兩位為 01時，串行口以方式 1工作，此時串行口為 8位通 訊接口。在這里我們選用串行通訊，串行通訊又分為同步和異步通訊，我們選用異步通訊， 第二節(jié) 串行口工作方式 串行接口的工作方式有四種，由 SCON 中的 SM0、 SM1 定義，在這四種工作方式中，串行通訊只使用方式 3。系統(tǒng)中的接收數(shù)據(jù)、輸出數(shù)據(jù)、輸出移位時鐘脈沖部分是軟件設計的重點。 故 R =（ 82） V/10mA=600Ω D 01R 01600ΩD 02R 02600ΩD 03R 03600ΩD 04R 04600ΩD 05R 05600ΩD 06R 06600ΩD 07R 07600ΩD 08R 08600ΩD 09R 09600ΩD 10R 10600ΩD01 D02 D03 D04 D05 D06 D07 D08 D09 D10+ 8V 28 29 第四章 軟件設計部分 在對系統(tǒng)的硬件設計和硬 件原理進行說明之后，軟件部分也很重要，因為所有功能的實現(xiàn)都是通過軟件的控制。這樣就完成了發(fā)光二極管的連接。雖然應用的發(fā)光二極管比較多，達到幾萬個，但它們的接法和原理并不復雜。每 24*24 個移位寄存器均連接同一個時鐘脈沖，當收到一個時鐘脈沖信號， 24*24 個移位寄存器均移動一位，移動 192次后，轉為 下 24*24 個移位寄存器，以次類推，完成 24 塊，并將數(shù)據(jù)傳送給發(fā)光 二極管，達到顯示目的。再將每一個移位寄存器的 STR 端與 連接控制寄存器的輸出端鎖存。在 STROBE 輸入低電平時，每一個移位暫存器的輸出端的鎖存器鎖存數(shù)據(jù)；當STROBE 輸入高電平時，數(shù)據(jù)移入鎖存器 3 態(tài)輸出門，這些輸出門在 OUTPUT ENABLE高電平時有效。在正的移位時鐘脈沖的作用下，數(shù)據(jù)一位一位的移位到移位寄存器中，輸出端的最后一級 QS能夠用來層疊使用。因此，利用移位寄存器可以實現(xiàn)代碼的串行 —— 并行轉換。 例如，在 4 個時 鐘周期內輸入代碼依次為 1011，而移位寄存器的初始狀態(tài)為 25 Q0Q1Q2Q3=0000，那么在移位脈沖（也就是觸發(fā)器的時鐘脈沖）的作用下，移位寄存器里代碼的移動情況將如表所示。同時，加到寄存器輸入端 D1 的代碼存入 FF0。因為從 CP 上升沿到達開始到輸出端新狀態(tài)的建立需要經過一段傳輸延遲時間，所以當 CP 的上升沿同時作用與所有的觸發(fā)器時，它們輸入端的狀態(tài)還沒有改變。因此，移位寄存器不但可以用來寄存代碼，還可以用來實現(xiàn)數(shù)據(jù)的串行 —— 并行轉換、數(shù)值的運算以及數(shù) 據(jù)處理等。 移位寄存器除了具有存儲代碼的功能以外，還具有移位功能。所以需要很多移位寄存器。在每個輸出端的負載電阻后端連接 3個并聯(lián)的非門，用來產生脈沖，之所以選擇 3個并聯(lián)是為了增加驅動能力。同樣要控制發(fā)光二極管的亮滅，單憑芯片的驅動能力是遠遠不夠的，所以，我們在譯碼器的每一個輸出端連接一個 74F07OC 門，來驅動電路。采用 P1 P1 P13進行片選，當 P1 P1 P13 為 000 時，由譯碼器的功能可知，三片譯碼器均不被選通，不工作；當 P1 P1 P13 為 001 時，第一片譯碼器被選通， P1 P1P10 為 000 時輸出信號 Y0 經過非門產生一個脈沖信號，為了避免其他 輸出端在此時產生脈沖信號，將第一片譯碼器的輸出端重新置 1，經非門變?yōu)榈碗娖?，再?P1P1 P10 置為 000 使輸出信號 Y0 經過非門再產生一個脈沖信號，依此方法，將 192個脈沖送向 24*24 個移位寄存器。這里只講一下脈沖產生的具體做法，如圖 11 所示，譯碼器通過 P10~P17 口進行片選和地址輸入。故采用三個 74LS138 譯碼器級連來輸出 24 個信號，通過非門產生高低電平進而產生脈沖信號，根據(jù)系統(tǒng)要求送向 24 區(qū)，每一個時鐘脈沖同時送給一個區(qū)的 24*24 個移位寄存器，選定一個區(qū)后，連續(xù)輸送 192 個脈沖，更新完這一區(qū)后，選擇下一區(qū)。 而 將最初送入的數(shù)據(jù)覆蓋，因此并不影響下一個區(qū)數(shù)據(jù)的移位，依此方式傳送數(shù)據(jù)。因為系統(tǒng)中這種門電路工作在開路， 所以每一個 74F07 需要接一個上拉電阻， 1K 阻值的電阻即達到其要求。 因為每一位數(shù)據(jù)信號通過移位寄存器要控制發(fā)光二極管的亮滅，單憑芯片的驅動能力是遠遠不夠的，所以，我們在鎖存器的每一個輸出端連接一個 74F07OC 門，它是 6位驅動 器，為 LED 提供一定的驅動電流。從上表可以知道， 3— 8譯碼器沒有選通是輸出端全都是 1，所以經過或門后 273 鎖存器不工作，當 3— 8 譯碼器輸入 100 時， Y4 為 0，其他端為 1，經過或門變?yōu)榈碗娖疆a生一個下降沿，在將 3— 8 譯碼器輸入 111，使 Y4 為 1，經過或門變?yōu)楦唠娖疆a生一個上升沿，故第一片 273 鎖存器鎖存 8位數(shù)據(jù)；當 3— 8 譯碼器輸入 101 時， Y5 為 0，其他端為 1，對于 Y5 來說產生了一個下降沿，將 3— 8 譯碼器輸入 111時， Y5 為 1，經過或門產生了一個上升 沿，第二片 273 鎖存器鎖存 8 位數(shù)據(jù)；依次類推，當 3— 8 譯碼器先后輸入 110 和 111 后， Y6 端產生一個上升沿，第三片23 鎖存器鎖存 8 位數(shù)據(jù)。因為 74LS273 的 CLK 引腳是鎖存的控制端，在上升沿鎖存，所以使用 74LS138譯碼器通過輸出端高低電平的變化控制 CLK 的電平的上升、下降，達到控制鎖存的目的。由 74LS138 譯碼器進行片選，逐個選通 74LS273 鎖存器，達到向寄存器輸入 24 位數(shù)據(jù)的目的。在設計中，它的取址范圍是 0000H～ 7FFFH。 本設計選用 62256靜態(tài) RAM，它是 32K*8位的靜態(tài)隨機存儲器芯片，它采用 CMOS工藝制造，單一 +5V 供電，額定功耗 200mW，典型存取時間 200ns。在圖中， P0 口為 RAM 的復用地址 /數(shù)據(jù)線， P2 口的三根線用于對 RAM 進