【正文】 DSP 與 CPLD 之間的連接圖如圖 38 所示： 本章小結(jié) 本章主要討論了基于 DSP 的交通等控制系統(tǒng)的硬件設計，對幾個主要部分的硬件電路，包括 TMS320VC540 XC95144 和它們之間的接口電路以及 DSP硬件系統(tǒng)的基本設計，包括電源電路、復位電路、時鐘電路及 JTAG 接口電路等都進行了詳細的設計和分析。它于這些電路的連接如圖 37 所示： 其中 MAX232 實現(xiàn)電平邏輯轉(zhuǎn)換后通過 8250 升級串口（該串口受 CPLD 的控制）將數(shù)據(jù)送入總線驅(qū)動器中，之后由總線驅(qū)動器將數(shù)據(jù)轉(zhuǎn)入到 DSP 芯片中。按照邏輯關(guān)系，編寫出邏輯控制方程，通過 JTAG 接口的在線動態(tài)可編程用專用電纜下載后，即可實現(xiàn)邏輯控制。通過對系統(tǒng)所需的邏輯控制信號數(shù)目的分析，調(diào)試硬件時更改邏輯控制信號。 DSP（ TMS320VC5509）的外圍電路連線如圖 36 所示： CPLD 及相關(guān)電路設計 本文設計所選用的 CPLD 是 Xilinx 公司的 XC95144 芯片，它有 144 個宏單元， 3200 個可用邏輯門， 100 個輸入輸出引腳 (81 個可用 I／ O 引腳 )。 JTAG 電路設計 JTAG 接口是 DSP 的調(diào)試接口，用戶可以利用 JTAG 接口完成程序的下載、調(diào)試和調(diào)試信息輸出，通過該接口可以查看 DSP 的存儲器、寄存器等的內(nèi)容，如果 DSP 連接了非易失存儲器，如 Flash 存儲器，還可以通過 JTAG 接口 [4]完成芯片的燒錄。傳統(tǒng)方式采用的 2 分頻或 4 分頻，勢必要求 時鐘 頻率很高，在這里采用了更加靈活的可 哈爾濱理工大學學士學位論文 18 編程鎖相環(huán) (PLL)， 在此模式下輸出時鐘頻率可以由以下公式確定： 輸出頻率 /輸入頻率 =PLL MULT/(PLL DIV+1) PLL 具有倍頻 和分頻 的功能，其輸出信號的頻率是輸入信號的頻率乘上一個倍數(shù)，正是 PLL[1]把外 部基準頻率變成多種頻率提供給不同的 具 體系統(tǒng)， 以滿足各種應用的需要。 后一種方法中外部時鐘源可以采用頻率穩(wěn)定的晶體振蕩器，使用方便，價格便宜， 但是設計較為繁瑣，而且本設計采用前一種方法完全可以很好的實現(xiàn)功能，并且設計簡單 。對應的電路連線如 圖 33所示： NC1NC2I G N D3/ E N 14I N I5I N I6NC7NC82 G N D9/ N E 210I N 211I N 212NC13NC14NC15NC16O U T 217O U T 218S E N S E 219NC20NC21/ R S T 222O U T 223O U T 124F B I / S E25NC26NC27R S T 128Y8T P S 7 3 H D 3 0 1C 1 41 04C 1 51 04C 1 61 04C 1 91 0UC 1 71 0UC 1 8C A PR 4 22 50 K3 R S TV C CV C C3 R S TR 4 32 10 KR 4 47 5K1 .6 V3 .3 V 圖 33 電源電路 時鐘電路設計 為 DSP 芯片提供 的 時鐘一般有兩種方法 ： 一種是利用 DSP 芯片內(nèi)部的晶振器構(gòu)成時鐘 電路， 即 在 DSP 芯片的 X1 和 X2/CLKIN 引腳之間接 入 一 個 晶體 ，用于 啟動內(nèi)部振蕩器 。 電源電路設計 C55x 芯片電源包括內(nèi)核電源和外部接口電源，器外部接口電源為 ，內(nèi)核則根據(jù)型號不同而采用不同的電壓。 下面給出采 用 MAX708S[4]構(gòu)建的 DSP 復位電路，該復位電路可以提供低輸入電壓保護、復位時間延遲和手工復位等功能。 硬件各模塊的具體設計 復位電路設計 在系統(tǒng)上電過程中，如果電源電壓還沒有穩(wěn)定，這時 DSP 進入工作狀態(tài)可能造成不可預知的后果，甚至引起硬件損壞，解決這個問題的方法是 DSP 在上電過程中保持復位狀態(tài)，因此有必要在系統(tǒng)中加入上電復位電路。 6．輸出燈模塊 以發(fā)光二極管代替信號燈，模擬信號燈的狀態(tài)輸出。 4．儲存器模塊 為能記憶配置信息，這里采用了 EPROMAM29LV800。波特率設定為 9600bps，無奇偶 校 驗位，數(shù)據(jù)位為 8位。 硬件組成 硬件結(jié)構(gòu)圖如圖 31所示 ,從圖可以看出 ,系統(tǒng)主要由以下幾個部份組 成： 圖 31 硬件結(jié)構(gòu)圖 1．電源和復位模塊 為整個信號 控制器 提供電源， 并且在系統(tǒng)出現(xiàn)異常時進行復位，對系統(tǒng)起到保護作用。主要從系統(tǒng)的總體出發(fā)，分別介紹了系統(tǒng)總體設計方案、硬件設計方案和軟件設計，更細致的問題，諸如與 DSP相關(guān)部分的設計將在以下章節(jié)中逐一進行討論。由于 DSP的速度較快，所以存儲器的讀寫時序由 CPLD配合 DSP完成。本設計 提供了鍵盤和陣列顯示電路作為人機接口。由于 DSP的邏輯電平為 ，所以采用 MAX3232作為電平轉(zhuǎn)換芯片，把 RS232電平轉(zhuǎn)換成。主要負責各種時序轉(zhuǎn)換和片選譯碼。另一種方法是使用外部時鐘源的時鐘信號，即將外部時鐘源加到 DSP芯片的 X2/CLKIN引腳， 而 X1引腳懸空 。 圖 23 硬件結(jié)構(gòu)框圖 1． 核心處理器 DSP 本系統(tǒng)以 TMS320VC5509作為核心處理器，它負責控制、管理整個信號 控制器的運行，根據(jù)當前時間及時段設置方案確定當前的 狀態(tài) 方案 或處理 方案，從而控制路口的交通燈按照 先前 配要求指示路口的放 行狀況。 這樣，只要根據(jù)當前計數(shù)值就可以確定當前的狀態(tài)，根據(jù)此狀態(tài)給出等組的狀態(tài)以及顯示時間，并可做相應的處理， 對于計數(shù)顯示，當處于狀態(tài) *中時需要進行倒計時，需要計算在此裝態(tài)中的計數(shù)值增量，根據(jù)增 量判斷是否更新計數(shù)顯示。對于突發(fā)情況，可以采用在正常順序中插入特殊控制序列方法來實現(xiàn)。 8. 南北方向紅燈 亮， 東兩方向 紅 燈 亮 。 6. 南北方向紅燈 亮， 東西方向綠燈閃爍。 4. 南北方向紅燈 亮 ， 東西方向黃燈 亮 。 2. 南北方向綠燈閃爍 ， 東西 方向 紅燈 亮 。是不會出現(xiàn)東西南北都是綠色的等 的。所以共形成下列 6組 。 6． 交通燈控制系統(tǒng) 自動變換與手動給出緊急信號。 哈爾濱理工大學學士學位論文 12 4． 紅黃過渡 [9]：由紅燈變?yōu)榫G燈時的燈態(tài) (A：常態(tài)， B：紅黃同亮 )。 2．激活燈態(tài)設置：開機后信號控制器立即執(zhí)行的燈色狀態(tài) (狀態(tài)：全紅，時間范圍 :5~20秒 )。 上面的術(shù)語 [10]及解釋只是對于本文的設計所列，以方便描述，對于本論文所描述的信號燈控制系統(tǒng)，路口配時信息的來源，依靠在路口處的交警根據(jù)是否有重要車輛或突發(fā)情況來定。 全紅狀態(tài)：所有信號燈的燈色均顯示為紅色的信 號狀態(tài)（初始或復位后如此，也用于在緊急處理完成時短暫過度）。 在緊急情況處理完畢后再回到正常順序。 2． 正常變換到四面紅燈 (20秒 )。 8． 返回 “ 1” 循環(huán)控制。 6． 東西方向綠燈閃爍。 4． 南北方向紅燈，東西方向黃燈。 2． 南北方向綠燈閃爍。 由于東西和南北分別是對稱的，所以在設計時只需考慮西路口和北路口情況，在正常情況下路口燈的變化將按照下列順序進行正常 的 變換。它的運行狀態(tài)如下：由于東西和南北分別是對稱的，所以這里只給出西路口和 南 路口情況，在正常情況下路口燈 的變化將按照下列順序 。為使信號控制器可脫離上位機單獨運行，下位機提供鍵盤和 顯示 屏作為人機接口設備，方便現(xiàn)場信息的設定和修改。 哈爾濱理工大學學士學位論文 10 第 3章 交通燈控制系統(tǒng)的總體設計 從結(jié)構(gòu)上講，交通信號控制器包括上位機設計和下位機設計兩部分。在該系統(tǒng)中利用定時器中斷來控制交通燈的 哈爾濱理工大學學士學位論文 9 亮滅以及間隔時間，同時利用了鍵盤中斷來進行模擬突發(fā)事件發(fā)生時的控制。片內(nèi)存儲空間 128*16Bit；大容量 SDRAM設計 ： 4M*16Bit； 2路 10bit片上 A/D接口； 8M bit擴展 FLASH,存儲大量固化程序和數(shù)據(jù)；設計有用戶可以測試指示燈； DSP擴展總線，包括數(shù)據(jù)、地址 、 I/O控制；控制； 4組標準擴展連接器，為用戶進行二次開發(fā)提供條件；具有 ，該電路僅用于測試和仿真； +5v電源輸入，內(nèi)部 +、 +；高保真語音接口設計，雙路語音采集，每路 48K／ s； ； 4層板設計 工 藝，穩(wěn)定可靠。該片上的 資源有 16Mbit flash 、 196k*16bit SRAM 、 2500gate CPLD 模版上留有 JTAG插口， 用戶可以通過仿真器和 CCS下載程序進行試驗 。 TI公司還為用戶提供了硬件平臺，有各種類型的硬件仿真器，可對系統(tǒng)進行實時軟硬件調(diào)試和硬件仿真。 TMS320VC5509的接口能方便地進行外圍電路的設計，當使用低速的片外存儲器時，可以自動插入等待周期，以解決速 度的匹配。TMS320VC5509片 上 外設也很豐富，有 一個看門狗定時器 、 2個 20位的定時器 、 6通道直接存儲器存取控制器（ DMA） 、 外部存儲器接口（ EMIF） 等，可以滿足該系統(tǒng)數(shù)據(jù)傳輸?shù)囊蟆? 1． 運算速度： TMS320VC5509的指令速度可以達到 200MIPS，完全可以實現(xiàn)實時處理的要求。應從芯片的運算速度、片上資源、功耗、開發(fā)工具以及價格封裝等方面來考慮。 本系統(tǒng)所用 DSP 介紹 DSP芯片選擇原因 該系統(tǒng)選用 DSP設計方案。在本圖像處理系統(tǒng)中，需要用到處理速度非?？斓?DSP設計需要規(guī)范 確定設計目標 算法研 究與系統(tǒng)模擬實現(xiàn) 定義系統(tǒng)性能指標 DSP 芯片選擇 硬件設計 硬件調(diào)試 軟件編程 軟件調(diào)試 系統(tǒng)集成和測試 哈爾濱理工大學學士學位論文 8 芯片。芯片價格是 DSP應用產(chǎn)品民用化的重要決定因素。用戶需要參考廠家推薦 DSP芯片典型應用來考慮此項要求。通過對算法程序和應用目標的仔細分析可以大致判定對DSP芯片片內(nèi)資源的要求。 所以運算精度要求是個折中問題，需要在算法確定階段予以認真考慮。累加器都為 40位。一般地浮點 DSP精度高于定點 DSP，但耗電量和價格也比定點 DSP貴。則兩個參數(shù)分別對應于定點 DSP和浮點 DSP芯片。 FFT是典型的數(shù)字信號處理算法，它可以作為綜合衡量 DSP運算能力的一個指標。大多數(shù) DSP芯片可以在一 個指令周期內(nèi)完成一次 MAC運算。如果 DSP芯片平 均在一個時鐘周期內(nèi)可以完成一條指令，則其指令周期等于 DSP主頻的倒數(shù)。由此估算出所需 DSP運算速度地下限。一般來說，選擇 DSP芯片時應考慮到如下諸多因素： 1．運算速度?？偟膩碚f， DSP芯片的選擇應根據(jù)實際的應用系統(tǒng)需要而確定。 DSP芯片的選擇標準 設計 DSP應用系統(tǒng)，選擇 DSP芯片是非常重要的一個環(huán)節(jié)。 4． 集成和系統(tǒng)測試階段。軟件調(diào)試一般借助 DSP開發(fā)上具有如軟件模擬器、 DSP開發(fā)系統(tǒng)或仿真器等進行。 3． 硬件和軟件調(diào)試階段。軟件設計主要根據(jù)系統(tǒng)要求和所選的 DSP芯片編寫相應的DSP匯編軟件。此階段包括硬件設計和軟件設計兩個方面。 2． 選擇 DSP芯片。例如，為實現(xiàn)針對移動通信的視頻顯示，需要在給 定的實現(xiàn)目標上作算法選擇、模擬和實現(xiàn)。首先應根據(jù)系統(tǒng)要求進行算法仿真和高級語言模擬實現(xiàn)。 DSP系統(tǒng)的設計流程 使用 DSP進行系統(tǒng)設計的一般流程如圖 23所示，包括硬件設計流程和軟件開發(fā)步驟。 C54XDSP處理器支持“循環(huán)尋址”，這種尋址模式允許處理器訪問一塊連續(xù)存放的數(shù)據(jù)，然后再自動回到塊的開始，這正是 FIR濾波中訪問系數(shù)的模式。例如，對 FIR濾波器中的每次采樣，濾波系數(shù)的訪問是從頭到尾連續(xù)的，然后當處理下一次采樣的時候，再從系數(shù)矢量的開始進行訪問。而在 C54X DSP上，利用如下兩條指令就可以向外設口 (PA)輸出整序后的 FFT變換結(jié)果了： RPT15 馮諾依 曼結(jié)構(gòu) 總線 通用 處理 器核 程序 /數(shù)據(jù)存儲器 總線 程序存 儲器 數(shù)據(jù)存 儲器 DSP 處理器核 總線 哈佛 結(jié)構(gòu) 哈爾濱理工大學學士學位論文 6 PORTW*AR2十 OB， PA； AR2中存放的是數(shù)據(jù)存儲器中數(shù)據(jù)存放的基地址， ； ARO中存放的則是 FFT長度的一半 。 在 FFT算法中，經(jīng)常要用到位碼倒序?qū)ぶ?。?TI公司的 C54X系列 DSP為例，在它的間接尋址方式中，除了通常所使用的增量、減量和變址尋址功能。則相當于多條指令并行執(zhí)行，從而大大提高了運算速度。圖 22給出了兩種不同的結(jié)構(gòu)。即采用多總線結(jié)構(gòu)，它在片內(nèi)至少有四套總線：程序地址總線、程序數(shù)據(jù)總線、數(shù)據(jù)的地址總線和數(shù)