【正文】 DS1302軟件調(diào)試、仿真和實(shí)物測試 圖 22。 4 .軟件調(diào)試及仿真 各模塊的軟件調(diào)試、仿真和實(shí)物測試 FPGA軟件調(diào)試、仿真和實(shí)物測試 VHDL 語言編程采取的是自上而下的設(shè) 計(jì)思路， 設(shè)計(jì)流程如下圖所示： 圖 19 自頂向下的設(shè)計(jì)流程 按前面的 FPGA 系統(tǒng)框圖編寫 VHDL 語言程序，并按上面的流程操作， 并將程序下載到 FPGA 芯片 EPF10K10TC1444 中， 得到的時序仿真圖如下圖所示： 圖 20 FPGA控制器的時序仿真圖 時序圖與設(shè)計(jì)中所預(yù)期的邏輯相符合，而且實(shí)物調(diào)試也能實(shí)現(xiàn)設(shè)計(jì)中要求實(shí)現(xiàn)的功能。要注意的問題是在測試之前一定要保證測試程序沒有問題，最好用已經(jīng)驗(yàn)證了的又非常簡單的程序 ，這樣 便于于確保程序的準(zhǔn)確性和可靠性 。值得注意的是在測試之前 一定要保證測試程序沒有問題，最 好 用已經(jīng)驗(yàn)證了的又非常簡單的程序，這樣 便于于確保程序的準(zhǔn)確性和可靠性。 單片機(jī)調(diào)試方法： 測試法和先測試系統(tǒng)能否載入程序，能否工作，直接給一些Ｉ /Ｏ高電平，通過 LED 驗(yàn)證是否符合邏輯。 繼電器電路的調(diào)試方法 直接用高低電平接控制端，觀察繼電器的負(fù)載端是否接通或斷開。 測試自制傳感器電路的方法：將 A、 B 端直接用導(dǎo)線或者其他導(dǎo)體短接，比較 A、 B 導(dǎo)通前 與 導(dǎo)通 后輸出端 Uo 的電平變化，如果按照分析得到變化規(guī)律變化 則 說明電路沒有問題。 在完成了各模塊電路的設(shè)計(jì)并經(jīng)過調(diào)試確認(rèn)沒有問題后，再按照系統(tǒng)總體電路圖連接實(shí)際電路。 圖 18 自制水位傳感器 這是改進(jìn)后的 檢測水位 傳感器，浮標(biāo)知識液面的高度，當(dāng)液面低于 A A2時，浮標(biāo)下降到 A A2 的水平位置，導(dǎo)體棒將 A A2 接通；當(dāng)液面高于 BB2 時，浮標(biāo)上升到 B B2 的水平位置，導(dǎo)體棒將 B B2 接通。 繼電器模塊焊接好后發(fā)現(xiàn)用電源的 +5V 能驅(qū)動，而用單片機(jī)或 FPGA 的高低電平無法驅(qū)動，因此檢查硬件電路， 經(jīng)過分析知道是驅(qū)動電流不夠，于是將電路改成如下形式， 并調(diào)試檢測電路能正常工作。 FPGA 系統(tǒng)直接 用我們系實(shí)驗(yàn)室的實(shí)驗(yàn)箱上面的最小系統(tǒng)。 圖 16 DS18B20 電路 DS18B20 在 Proteus 中仿真時數(shù)據(jù)線 DQ 不需要接上拉電阻，如果接了上電阻，不能實(shí)現(xiàn)仿真，而實(shí)際電路中必須接入一個上拉電阻，阻值通常為 10K. 與 FPGA 的通信口： FPGA 和單片機(jī)的電平可以兼容，因此單片機(jī)的 I/O 可以直接與 FPGA 的 I/O 口連接 . 組裝 和改進(jìn) 系統(tǒng)硬件電路 按照上面所描述的各個模塊 ,顯設(shè)計(jì)好每個模塊電路 ,并逐個的調(diào)試 .因?yàn)殡娐分袥]有比較復(fù)雜的模擬電路 ,因此整個硬件的制作過程中沒有遇到大的問題。 圖 13 矩陣鍵盤電路 鍵盤的 8 個口接單片機(jī)的 P1 口。 但是 兩者間如果是用導(dǎo)線相連接的話，導(dǎo)線不宜過長。 圖 11 自制水位傳感器 繼電器電路 圖 12 繼電器驅(qū)動電路 LED 只是電路的通道狀態(tài)，當(dāng)電熱阻絲通電時 LED 點(diǎn)亮。 自制傳感器 傳感器如下圖 一 所示，前端是兩導(dǎo)體 ， 后面是絕緣的導(dǎo)線 。 圖 7 總體程序流程圖 當(dāng)程序進(jìn)入校時、定時和溫度調(diào)節(jié)的界面時，按鍵的特征值分布如下右圖所示，“ ”和“ ” 分別表示調(diào)節(jié)量左移和右移， 每按一下實(shí)現(xiàn)調(diào)節(jié)量左移或右移一個單位； “ ”和“ ” 分別表示增大和減少調(diào)節(jié)量，沒按以下實(shí)現(xiàn)加 一或減一。 圖 6 矩陣鍵盤特征值分布圖 程序流程圖時編寫程序時不能缺少的一個步驟，本系統(tǒng)在設(shè)計(jì)前，經(jīng)分析設(shè)計(jì)了如下圖所示的程序流程圖，并根據(jù)此圖編寫單片機(jī)模塊的 C51 程序，成功完成了設(shè)計(jì)要求實(shí)現(xiàn)的功能。 圖 4 FPGA控制器設(shè)計(jì)總體框圖 單片機(jī)的控制器的 設(shè)計(jì)框圖如下圖所示，下面的框圖已經(jīng)將 MCU 的 I/O 資源進(jìn)行了分配 ，有關(guān)單片機(jī)模塊的具體的電子線路就是根據(jù)這個系統(tǒng)框圖設(shè)計(jì)的。 硬件系統(tǒng)框圖和總體軟件系統(tǒng)流程圖 系統(tǒng)總體設(shè)計(jì)框圖如下所示，本系統(tǒng)主要由兩個大的模塊 構(gòu)成， FPGA 控制模塊和MCU 控制模塊。使用 LCD12864 或 LCD1602 都能滿足本設(shè)計(jì)的要求，如果考慮成本因素，則選用 LCD1602，如果注重人性化，使得整個系統(tǒng)的操作和使用更加的方便，則選用 LCD12864。用 LED 顯示亮度高，顯示字跡清楚顯眼，但是 LED 不能顯示漢字，而且數(shù)碼管多了，占用控制器件很多的端口，同時本設(shè)計(jì)中顯示的內(nèi)容較 多，利用 LED 很難達(dá)到本設(shè)計(jì)要求的顯示效果。 鑒于本設(shè)計(jì)用于實(shí)驗(yàn)探索研究，選用方案 B，在系統(tǒng)調(diào)試成功后或產(chǎn)品需要實(shí)際使用時則改用方案 A。 方案 B 使用用 4x4 鍵盤。 鍵盤模塊方案的論證和選擇 方案 A 使用獨(dú)立鍵盤。選用時鐘芯片 DS1302 接在單片機(jī)上，能十分方便準(zhǔn)確的記錄年月日信息，而且電路也比較簡單，這樣用簡單的硬件電路使得軟件工作量大大減少了，而且節(jié)約的控制器的資源，有利于整個系統(tǒng)的進(jìn)一步擴(kuò) 展。這樣電路簡化了電路，但還有要實(shí)現(xiàn)記錄年月日的信息，這樣用 FPGA 實(shí)現(xiàn)起來軟件工作量大大的增加了。 因?yàn)闇囟瓤刂齐娐芬呀?jīng) 采用了繼電器控制的方式，在這個模塊中可以和水溫控制模塊共用繼電器，以簡化電路，節(jié)約成本，因此在這個模塊的方案選擇方案 B。 方案 B 采用繼電器。 定時開關(guān)控制模塊方案的論證和選擇 方案 A 采用可控硅。 這種方式的缺點(diǎn)是繼電器斷開和吸合的瞬間存在電弧，存在安全隱患，而且對繼電器的壽命有影 響，但是這種方式電路簡單，實(shí)現(xiàn)方便，而且能很好的滿足設(shè)計(jì)要求。 方案 B：采用繼電器。 兩種方案比較，方案 B 能很好的滿足我們的設(shè)計(jì)要求，而且電路比方案 A簡單，同時成本較方案 A 要低的多，因此本設(shè)計(jì)采用方案 B。 方案 B 采用 DS18B20。 AD590 可以承受 44V 正向電壓和 20V 反向電壓，因而器件反接也不會被損壞。 AD590 的電源 電壓范圍為 4V～ 30V。 水溫控制模塊方案的論證和選擇 溫度采集模塊 方案 A 采用 AD590。 比較上述幾種方案，本設(shè)計(jì)采用方案 C。這樣能將水位 維持 在某個范圍之內(nèi) 。 方案 C 自制傳感器。 方案 B 采用壓力傳感器。 水位控制模塊方案的論證和選 擇 方案 A 采用超聲波 。這樣的方案主要是綜合兩種控制器件的優(yōu)勢，但是成本提高 。如果單獨(dú)使用單片機(jī)使用作為控 制 器，優(yōu)勢是能較簡單方便實(shí)現(xiàn) 水位控制模 塊、水溫控制模塊、定時開關(guān)控制模塊、時鐘模塊、鍵盤模塊和顯示模塊等各個功能模塊的控制功能， 同時成本大大降低， 但是增加了 一些 外圍元件， 如需要增加時鐘芯片和 EEPROM 芯片， 外圍電路 的復(fù)雜性增加 ，這使得電路的穩(wěn)定性和可靠性與方案 A 相比有所降低 。 在此設(shè)計(jì)中單獨(dú)使用 FPGA 不能很好的體現(xiàn)它在高速數(shù)據(jù)采集方面的優(yōu)勢。如果單獨(dú)使用 FPGA 作為控制器件，優(yōu)勢是大大的簡化了外圍電路， 提高了整個系統(tǒng)的穩(wěn)定性 和可靠性， 控制引腳能足夠的滿足我們的設(shè)計(jì)要求，且不需要外部 EEPROM 和時鐘芯片 ,可以直接使用 FPGA 內(nèi)部的高速 ROM， 也可以編寫時鐘模塊的程序， 且 FPGA 速度要比單片機(jī)快的多，但是要完成 LCD 顯示、溫度數(shù)據(jù)的采集、 鍵盤控制等眾多控制功能，F(xiàn)PGA 與單片機(jī)相比沒有優(yōu)勢。 本設(shè)計(jì)由 控制器 模塊 、 水位控制模塊、水溫控制模塊、定時開關(guān)控制模塊、時鐘模塊、鍵盤模塊和顯示模塊 七 大硬件模塊構(gòu)成，各模塊相互關(guān)聯(lián) ，控制器是各模塊相互聯(lián)系溝通的橋梁 。 對于 VHDL 語言程序要調(diào)試等待準(zhǔn)確的仿真時序圖，對于 C51程序， 要用 Keil編譯，并用 Proteus 7 Professional得到準(zhǔn)確的仿真結(jié)果。 擴(kuò)展功能要求：實(shí)現(xiàn)恒溫控制，使得溫度能溫度在具體的某個值，而不是維持在某個范圍之內(nèi)，即 實(shí)現(xiàn)溫度的實(shí)時監(jiān)控；實(shí)現(xiàn)水位的調(diào)節(jié)功能，能使水位維持在某個具體的數(shù)值，而不是維持在某個范圍之內(nèi)，即實(shí)現(xiàn)水位的實(shí)時監(jiān)控。 38～177。在標(biāo)準(zhǔn) C 語言中基本的數(shù)據(jù)類型為 char, int, short, long, float 和 double，而在 C51 編譯器中 int 和 short 相同， float 和 double 相同，這里就不列出說明了。 C51 語 言簡介 語言數(shù)據(jù)結(jié)構(gòu) 每寫一個程序，總離不開數(shù)據(jù)的應(yīng)用，在學(xué)習(xí) C51 語言的過程中掌握理解數(shù)據(jù)類型也是很關(guān)鍵的。 （ 4）對于用 VHDL 完成的一個確定的設(shè)計(jì)，可以利用 EDA 工具進(jìn)行邏輯綜合和優(yōu)化，并自動的把 VHDL 描述設(shè)計(jì)轉(zhuǎn)變成門級網(wǎng)表。 （ 3） VHDL 語句的行為描述能力和程序結(jié)構(gòu)決定了他具有支持大規(guī)模設(shè)計(jì)的分解和已有設(shè)計(jì)的再利用功能。強(qiáng)大的行為描述能力是避開具體的器件結(jié)構(gòu)，從邏輯行為上描述和設(shè)計(jì)大規(guī)模電子系統(tǒng)的重要保證。應(yīng)用 VHDL 進(jìn)行工程設(shè)計(jì)的優(yōu)點(diǎn)是多方面的。在對一個設(shè)計(jì)實(shí)體定義了外部界面后，一旦其內(nèi)部開發(fā)完成后，其他的設(shè)計(jì)就可以直接調(diào)用這個實(shí)體。 除了含有許多具有硬件特征的語句外， VHDL 的語言形式和描述風(fēng)格與句法是十分類似于一般的計(jì)算機(jī)高級語言。目前，它在中國的應(yīng)用多數(shù)是用在 FPGA/CPLD/EPLD 的設(shè)計(jì)中。 VHDL 的英文全寫是： VHSIC（ Very High Speed Integrated Circuit） Hardware Description Language,即 超高速集成電路硬件描述語言。前 5 個數(shù)字為符號位，當(dāng)前 5 位為 1 時，讀取的溫度為負(fù)數(shù)；當(dāng)前 5 位為0 時，讀取的溫度為正數(shù)。用讀寄存器的命令能讀出第九個字節(jié)，這個字節(jié)是對前面的八個字節(jié)進(jìn)行校驗(yàn)。 高速暫存器 RAM 是由 8 個字節(jié)的存儲器組成；第一和第二個字節(jié)是溫度的顯示位。當(dāng)確認(rèn)以后就可以用復(fù)制寄存器的命令來將這些數(shù)字轉(zhuǎn)移到可電擦除 RAM 中。 存儲器 DS18B20的存儲器包括高速暫存器 RAM和可電擦除 RAM，可電擦除 RAM又包括溫度觸發(fā)器 TH和 TL，以及一個配置寄存器。這使得溫度傳感器放置在許多不同的地方。為讀寫以及溫度轉(zhuǎn)換可以從數(shù)據(jù)線本身獲得能量，不需要外接電源。 DS18B20 簡介 DS18B20 的數(shù)字溫度計(jì)提供 9 至 12 位（可編程設(shè)備溫度讀數(shù)。I/O 為串行數(shù)據(jù)輸入輸出端 (雙向 )，后面有詳細(xì)說明。上電運(yùn)行時，在 Vcc≥ 之前，RST 必須保持低電平。當(dāng) RST 為高電平時，所有的數(shù)據(jù)傳送被初始化，允許對 DS1302 進(jìn)行操作。 RST 是復(fù)位 /片選線，通過把 RST 輸入驅(qū)動置高電平來啟動所有的數(shù)據(jù)傳送。當(dāng) Vcc2 小于 Vcc1 時， DS1302 由 Vcc1供電。 DS1302 由 Vcc1 或 Vcc2 兩者中的較大者供電。 引腳功能及結(jié)構(gòu) DS1302 的引腳排列 ,其中Vcc1 為后備電源， VCC2 為主電源。 DS1302內(nèi)部有一個 318的用于臨時性存放數(shù)據(jù)的 RAM 寄存器。DS1302 是美國 DALLAS 公司推出的一種高性能、低功耗、帶 RAM 的實(shí)時時鐘 電路 ，它可以對年、月、日、周日、時、分、秒進(jìn)行計(jì)時，具有閏年補(bǔ)償功能，工作電壓為 ～ 。 DS1302 與 RAM 相關(guān)的寄存器分為兩類：一類是單個 RAM 單元，共 31 個，每個單元組態(tài)為一個 8 位的字節(jié)，其命令控制字為C0H～ FDH，其中奇數(shù)為讀操作，偶數(shù)為寫操作；另一類為突發(fā)方式下的 RAM寄存器，此方式下可一次性讀寫所有的 RAM 的 31 個字節(jié)，命令控制字為FEH(寫 )、 FFH(讀 )。 此 外， DS1302 還有年份寄存器、控制寄存器、充電寄存器、時鐘突發(fā)寄存器及與 RAM 相關(guān)的寄存器等。同樣，在緊跟 8 位的控制指令字后的下一個 SCLK 脈沖的下降沿讀出 DS1302 的數(shù)據(jù)，讀出數(shù)據(jù)時從低位 0 位到高位 7。最低有效位 (位 0)如為 0 表示要進(jìn)行寫操作，為 1 表示進(jìn)行讀操作，控制字節(jié)總是從最低位開始輸出?？刂谱止?jié)的最高有效位 (位 7)必須是邏輯 1，如果它為 0，則不能把數(shù)據(jù)寫入 DS1302 中，位 6 如果為 0，則表示存取日歷時鐘數(shù)據(jù)，為 1 表示存取 RAM 數(shù)據(jù) 。 SCLK 為時鐘輸入端。只有在 SCLK 為低電平時，才能將 RST 置為高電平。如果在傳送過程中 RST 置為低電平， 則會終止此次數(shù)據(jù)傳送， I/O 引腳變?yōu)楦咦钁B(tài)。 RST 輸入有兩種功能：首先， RST 接通控制邏輯，允許地址 /命令序列送入移位寄存器；其次， RST 提供終止單字節(jié)或多字節(jié)數(shù)據(jù)的傳送手段。 X1 和 X2 是振蕩源，外接 晶振。當(dāng) Vcc2 大于 Vcc1＋ 時， Vcc2 給 DS1302 供電。在主電源關(guān)閉的情況下，也能保持時鐘的連續(xù)運(yùn)行。 DS1302 是 DS1202 的升級產(chǎn)品，與 DS1202 兼容，但增加了主電源 /后背電源雙電源引腳，同時提供了對后背電源進(jìn)行涓細(xì)電流充電的能力。采用三線接口與 CPU 進(jìn)行同步通信，并可采用突發(fā)方式一次傳送多個字