【正文】 LE為鎖存控制端， LT為燈測控制端， BI 為消隱控制端。有燈測和消隱功能。它的引腳配置為： A、 B、 C、 D 為四位二進制輸入端，接入電路時 VDD,LT 和 BI 腳接高電平， LE 和 VSS 腳接地 . 引腳 a、 b、 c、 d、 e、 f、 g 分別接數(shù)碼管對應的端口， CD4511 的真值表 2。 譯碼器 CD4511 電路由四位鎖存器用由雙極型晶體管構(gòu)成的輸出驅(qū)動級三部分組成。 74LS90 還有兩個清零端 R0（ 1） 、 R0（ 2） 和兩個置 9 端 R9（ 1） R9（ 2） ，當清零端 R0（ 1） 、 R0（ 2） 都為 1 而置 9 端 R9（ 1）、 R9（ 2） 至少有一個為 0 時，計數(shù)器被置為 0；當置 9 端 R9（ 1）、 R9（ 2） 都為 1 時，計數(shù)器被置為 9。 過去的鎖相環(huán)多采用分立元件和模擬電路構(gòu)成，現(xiàn)在常使用集成電路的鎖相 環(huán)， CD4046 是通用的 CMOS鎖相環(huán)集成電路，其特點是電源電壓范圍寬（為 3V－ 18V），輸入阻抗高 (約 100MΩ) ，動態(tài)功耗小，在中心頻率 f0 為 10kHz 下功耗僅為 600μW ，屬微功耗器件。 當鎖相環(huán)入鎖時，它還具有 “ 捕捉 ” 信號的能力， VCO可在某一范圍內(nèi)自動跟蹤輸入信號的變化，如果輸入信號頻率在鎖相環(huán)的捕捉范圍內(nèi)發(fā)生變化，鎖相環(huán)能捕捉到輸人信號頻率，并強迫 VCO鎖定在這個頻率上。這個平均值電壓 Ud朝著減小 CO輸出頻率和輸入頻率之差的方向變化，直至 VCO輸出頻率和輸入信 號頻率獲得一致。 圖 20 4046 結(jié)構(gòu) 壓控振蕩器的輸出 Uo接至相位比較器的一個輸入端，其輸出頻率的高低由低通濾波器上建立起來的平均電壓 Ud大小決定。它廣泛應用于廣播通信、頻率合成、自動控制及時鐘同步等技術(shù)領域。 5．參考文獻 閻石 .《數(shù)字電子技術(shù)基礎》 [M]（第五版） 。計算可以得出 fvco/fin=，其倍數(shù)關(guān)系約等于 100。 2．觀測芯片 CD4046BE 的 14 腳與 3 腳的波形，看兩波形的相位是否一致。 參數(shù)器件選取 兩個共陰數(shù)碼顯示管分別顯示 個位與十位，再選取兩塊 4511 譯碼器分別驅(qū)動兩個共陰數(shù)碼管。 參數(shù)器件選取 根據(jù)設計要求為 100 倍頻，所以計數(shù)器應為 100 或大于 100 進制，所以選取 2 片 7490組合為 100 進制計數(shù)器。 計數(shù)儲存電路 工作原理分析 計數(shù)儲存電路主要是由兩片 7490 組成的 100 進制計數(shù)器和 74LS273 寄存器組成的。電路暫穩(wěn)態(tài)時間 CRTW ? 。之后，電源通過 21R 向 5C 充電。當有輸入信號時，電路進入暫態(tài)。根據(jù)設計要求分頻率為 1%，所以用兩片 7490 組成 100 進制計數(shù)器，實現(xiàn) 100 倍頻。 一般規(guī)定 VCO 最高頻率為 ,當 ??2R時，可根據(jù) )32(1 11m a x PFCRfV O C ?? 估算取 PFC 101 ? ,根據(jù)設計要求輸入最大頻率為5KHz,所以 KHzfVOC 500m ax ? ，則 1R 取 5K1。 跟著變換，二者嚴格保持一致，即鎖相環(huán)的環(huán)路跟蹤，實現(xiàn) Ov 對 iv 的 100倍分頻。輸入信號進入鎖相環(huán)芯片 CD4046 的 14 號引腳， 4 號引腳是 CD4046內(nèi)部壓控振蕩器，其輸出信號輸入由兩個 7490 構(gòu)成的 100 進制加法累加器，進行 100 倍的分頻，其倍頻信號又進入 CD046，這時鎖相環(huán)在相位鎖定的情況下， VOC 輸出頻率 VOCf 是輸入頻率 if 的 100 倍，即 iVOC ff 100? ， iVOC ff ?39。 比較以上兩種方案，選擇方案一。石英晶體振蕩器的作用是產(chǎn)生時間標準信號。它還具有壓電效應，在晶體某一方向加一電場，則在與此垂直的方向產(chǎn)生機械振動和電場互為因果，這種循環(huán)過程一直持續(xù)到晶體的機械強度限制時，才達到最后的穩(wěn)定，這種壓電諧振的頻率就是晶體振蕩的固有頻率。暫穩(wěn)態(tài)時間 RCT ? 即為標準時間。 觸發(fā)定時器設計方案論證與選擇 方案一：用 555 接成單穩(wěn)態(tài)定時器 由集成電路定時器 555與 RC組成的 單穩(wěn)態(tài) 作為時間標準信號源。但是 DDS技 術(shù)把幅度和相位信息也都用數(shù)字量表示，故將會產(chǎn)生量化精度和量化噪音，從而造成輸 出信號的幅度失真和相位失真，使得 DDS的輸出信號雜散較大（雜散頻率多）；同時 DDS的輸出信號頻帶有限（為了有效分開輸出頻率和鏡像頻率，最高頻率應該 ， 更高的 fs要求器件的工作頻率更高），這是限制 DDS技術(shù)發(fā)展的主要問題之一。 方案三： DDS（直接數(shù)字合成）技術(shù) 采用數(shù)字化技術(shù)，通過控制相位的變化速度來直接產(chǎn)生各種頻率的信號。 方案二： 基于鎖相環(huán)（ PLL）的頻率合成技術(shù) 鎖相環(huán)主要由鑒相器、低通濾波器和壓控振蕩器組成；鑒相器通過比較壓控振 蕩器的輸出信號和參考信號而產(chǎn)生相位控制信號，再經(jīng)過低通濾波器后就直接去控制壓 控振蕩器的輸出，然后采用頻率選擇開關(guān)通過改變分頻比來控制壓控振蕩器的輸出信號 頻率。 設計思路 根據(jù)題目要求 系統(tǒng)部分劃分為鎖相倍頻，觸發(fā)定時，計數(shù)存儲，譯碼驅(qū)動顯示四個部分。 關(guān)鍵詞 : 鎖相環(huán) 鎖相倍頻 脈沖占空比 1．系統(tǒng)設計 設計要求 基本要求 （ 1）量程： 0— 99%，顯示器最大顯示數(shù)為 99（即 99%），誤差絕對值均小于 1%； （ 2） 分頻率： 1%； （ 3）被測信號頻率范圍： 2Hz— 5KHz；電源電壓： +5V； （ 5）觸發(fā) 定時電路的暫態(tài)時間由電阻 R和電容 C決定，其選值應保證數(shù)碼管顯示的讀數(shù)不出現(xiàn)閃爍現(xiàn)象。用觸發(fā)定時器控制寄存器輸出到譯碼器，再由譯碼器驅(qū)動數(shù)碼管顯示，顯示的數(shù)據(jù)即為占空比。設 計 報 告 課 題 ： 脈沖占空比測試儀制作 設計者 ： 指導老師 ： 日 期 ： 目錄 1．系統(tǒng)設計 .................................................................................................................... 3 設計要求 ............................................................................................................ 3 基本要求 ....