fpga設(shè)計(jì)優(yōu)化及方案改進(jìn)(參考版)
2025-04-13 02:02本頁(yè)面
【正文】 圖10和圖11是資源共享的一個(gè)典型實(shí)例，由圖可見(jiàn)使用資源共享技術(shù)節(jié)省了一個(gè)多位乘法器，從而達(dá)到減少資源消耗、優(yōu)化面積的目的?！ ≡贔PGA設(shè)計(jì)中，面積優(yōu)化實(shí)質(zhì)上就是資源利用優(yōu)化，面積優(yōu)化有多種實(shí)現(xiàn)方法，諸如資源共享、邏輯優(yōu)化、串行化，其中資源共享使用較多，下面舉例說(shuō)明。許多EDA開(kāi)發(fā)工具都提供時(shí)序分析器可以幫助找到延時(shí)最長(zhǎng)的關(guān)鍵路徑，以便設(shè)計(jì)者改進(jìn)設(shè)計(jì)。圖9中Td1Td2，Td1Td3，關(guān)鍵路徑為延時(shí)Td1的模塊，由于從輸入到輸出的延時(shí)取決于延時(shí)最長(zhǎng)路徑，而與其他延時(shí)較小的路徑無(wú)關(guān)，因此減少T
環(huán)評(píng)公示相關(guān)推薦
鄂ICP備17016276號(hào)-1