【正文】 t pare VHDL still supports various design method, since support from the bottom upward design, support again from the design of crest declivity。s hardware structure and work the way carry on heavy Gou and make thus the design of hardware can like software design so convenient all these biggest changed a traditional numerical method, design process of the system design and design idea and promoted the EDA technical quick use of EDA tool, the electronics designer can start design electronics system from the concept, calculate way, agreement...etc., a great deal of work can pass calculator pletion, and can design the electronics product is from the electric circuit, the function analyze pute of the whole process of design an IC landscape or PCB landscape on board auto processing pletion. Use to the EDA concept or category very breadth in each realm of the machine, electronics, correspondence, aviation aerospace, chemical engineering, mineral, living creature, medical science, military...etc., all there is EDA EDA technique has already extensively used in each archduke department, the Qi business unit and research teaching section example in the airplane the manufacturing the process, from design, performance test and characteristic analytical until fly emulation, may involve an EDA EDA technique that this text point mainly to the design, 畢業(yè)設(shè)計 第 24 頁 共 38 頁 PCB design of the electronics electric circuit and IC design. The EDA design can is divided into system class, electric circuit class and physics to carry out class. The EDA in mon use software and tool pile up one after another and get into an our country currently and have the EDA software of extensive influence to have:MultiSIM 7(the latest edition of original EWB), PSPICE, OrCAD, PCAD, Protel, Viewlogic, Mentor, Graphics, Synopsys, LSIIogic, Cadence, MicroSim, ISE, modelsim etc..These tools all have stronger function, generally can used for a few aspects, for example a lot of softwares all can carry on an electric circuit design with imitate really, together entering can also carry on PCB to automatically set up cloth line, can output various form a document with the third square software connect. The VHDL birth in the end of 1987, the VHDL is confirm by IEEE and American Ministry of National Defense to describe language for the standard VHDL standard edition from the IEEE, IEEE1076(call 87 versions) after, the each EDA pany released own VHDL design environment one after another, or declared that the own design tool can connect with the VHDL designed realm to get to extensively accept in the electronics, and gradually replaced an originally not standard hardware description 1993, the IEEE carried on to revise to the VHDL, describe ability to up expand a VHDL contents from higher abstract layer and the system, announced the VHDL of new and Verilog are the industrial standard hardware description of the IEEEs language, again arrive support of numerous EDA panies, at electronics engineering realm, have bee in general use hardware to describe language in is expert think, in the new century in, the VHDL will start to undertake a greatly part of numerical system design mission at the Verilog language. The VHDL language is a kind of deluxe language which useds for an electric circuit expects to appear after the 8039。s in 20 centuries, international last electronics and calculator technique more the forerunner39。 除了敬佩 何 老師的專業(yè)水平外， 他嚴(yán)謹(jǐn)治學(xué)的態(tài)度 和 對工作充滿熱情 的精神也是我永遠(yuǎn)學(xué)習(xí)的榜樣，并將積極影響我今后的學(xué)習(xí)和工作。 何 老師 給了我很大的幫助， 在我做畢業(yè)設(shè)計的 這段期間內(nèi) ， 無論是 從 設(shè)計程序 到查閱資料， 還是 設(shè)計 草 案的 修改 和 確定 ， 以及 中期檢查 和 后期詳細(xì)設(shè)計等每個階段 都給予了我悉心的指導(dǎo)。在今后的電子產(chǎn)品研究開發(fā)過程中， EDA技術(shù)將會具有更好的開發(fā)手段和更高的性價比，并且將擁有更為廣闊的市場應(yīng)用前景。通過此次設(shè)計，我對于 VHDL硬件描述語言有了更深入地了解，也在原來所學(xué)的理論基礎(chǔ)上進(jìn)一步的應(yīng)用。本文介紹了控制的基本原理以及控制的表現(xiàn)，同時，論述了系統(tǒng)中交通現(xiàn)狀、交通管理及背景信息。 畢業(yè)設(shè)計 第 20 頁 共 38 頁 總結(jié) 本設(shè)計采用 CPLD芯片自動控制交通燈及時間顯示的方法。譯碼器 1 和譯碼器 2 接甲車道的兩個 7段數(shù)碼管，譯碼器 3 和譯碼器 4 接乙車道的兩個7段共陰數(shù)碼管。例如圖中輸出 0111111，在數(shù)碼管上顯示 0，輸出 0000110，在數(shù)碼管上顯示 1，其他的同理。 圖 10s 定時單元模塊仿真圖 （ 4） 5s定時單元仿真結(jié)果： 圖 5s定時單元的仿真時序，在整個電路中控制黃燈的亮滅，甲路的 5s使能信號 en5a為高電平，輸出根據(jù)時鐘信號計時，開始先清零，然后從 5s開始倒計時輸出到顯示電路，表示甲路黃燈進(jìn)行 5s倒計時。數(shù)碼管顯示 8 when 1001=dout7=1101111。數(shù)碼管顯示 4 when 0101=dout7=1101101。數(shù)碼管顯示 0 when 0001=dout7=0000110。程序如下： 畢業(yè)設(shè)計 第 15 頁 共 38 頁 entity ymq is port(ain4:in std_logic_vector(3 downto 0)。139。139。 輸出的 8位二進(jìn)制數(shù) end entity t5s。使能信號的控制 else t4b=0000。139。 begin process(clk, en10a,en10b) is begin if(clk39。 10s定時單元的主要程序段如下： 畢業(yè)設(shè)計 第 14 頁 共 38 頁 entity t10s is port (clk,en10a,en10b:in std_logic。139。139。輸出 8位二進(jìn)制數(shù) end entity t60s?？刂戚敵鰯?shù)據(jù) else t6b=000000。139。 begin process(clk, en45a,en45b) is begin if(clk39。 45s定時單元主要的 VHDL程序段如下： 畢業(yè)設(shè)計 第 13 頁 共 38 頁 entity t45s is port (clk,en45a,en45b:in std_logic。139。en:=39。039。039。039。039。 begin t:process(clk)is variable s:integer range 0 to 60。 ar,ay,ag,al,br,by,bg,bl:out std_logic)。在頂層設(shè)計中，要對內(nèi)部各功能模塊的連接關(guān)系和對外的接口關(guān)系進(jìn)行描述，而功能模塊實(shí)際的邏輯功能和具體的實(shí)現(xiàn)形式則由下一層模塊來描述。 南北方向和東西方向各設(shè)四路信號燈，分別代表紅燈、黃燈、綠燈、左拐燈。在試驗箱開始表示甲路的綠色發(fā)光二極管亮 45s，然后依次是表示左拐的 藍(lán) 色二極管亮 10s 和黃色二極管亮 5s，此過程乙路的紅色二極管亮 60s；此后乙路的綠色發(fā)光二極管， 藍(lán) 色發(fā)光二極管和黃色發(fā)光二極管依次亮 45s、 10s、 5s，此過程甲路紅色發(fā)光二極管亮 60s。 具體設(shè)計以及模塊劃分 設(shè)計方案： 該設(shè)計分為 6 個基本模塊：標(biāo)準(zhǔn)信號電路、信號燈控制電路、信號燈、各定時單元電路、顯示控制電路、譯碼顯示電路，組成框圖如上圖 。整個系統(tǒng)組成框圖如圖 ： 圖 方案二系統(tǒng)組成框圖 A 車道信號 燈 B 車道信號燈 倒計時顯示器 邏輯控制電路 主控制器 計時控制電路 預(yù)置數(shù)產(chǎn)生電路 時鐘產(chǎn)生電路 AT89C52 單片機(jī) 數(shù)碼管倒計時顯示 晶振電路 復(fù)位電路 各車道信號燈 畢業(yè)設(shè)計 第 9 頁 共 38 頁 方案三：采用可編程邏輯器件來實(shí)現(xiàn) 該設(shè)計方案以 CPLD器件為核心，用 VHDL編程實(shí)現(xiàn)各計時單元以及控制電路的功能，在 Max+Plus Ⅱ軟件上仿真調(diào)試，顯示電路采用 7段得共陰數(shù)碼管。系統(tǒng)的原理框圖如圖 ： 圖 方案一原理框圖 方案二：采用單片機(jī)來實(shí)現(xiàn)。譯碼器輸出兩組信號燈的控制信號，經(jīng)驅(qū)動電路驅(qū)動信號燈工作。 CPLD 器件已成為電子產(chǎn)品不可缺少的組成部分，它的設(shè)計和應(yīng)用成為電子工程師必備的一種技能 。為彌補(bǔ) PLD 只能設(shè)計小規(guī)模電路這一缺陷， 20 世紀(jì) 80 年代中期，推出了復(fù)雜可編程邏輯器件 CPLD。其中 MC 結(jié)構(gòu)較復(fù)雜，并具有復(fù)雜的 I/O 單元互連結(jié)構(gòu)，可由用戶根據(jù)