【正文】 在 LED 顯示屏中可以利用視覺惰性，改善驅動電路的設計和軟件設計?？茖W家經(jīng)過實驗驗證：當外界的光源突然消失時，人眼對會對亮度感覺在按規(guī)律逐漸減小的。三種基色按照不同比例的混合就能發(fā)出從白到黑的各種顏色的光。三種不同的視錐細胞對不同的顏色敏感也是不同的。圖像顯示效果既和光學原理有關，也和人眼視覺特性有關，只有了解了兩者特性，并結合使用才能制作出一塊效果更好的顯示屏。可以利用人眼睛的惰性，因為這樣可以使得 LED 顯示屏達到更好的視覺效果。這種方法只要控制流過 LED 發(fā)光二極管的電流時間的長短。 LED 顯示屏灰度實現(xiàn) 本課題設計要求實現(xiàn)動態(tài)和靜態(tài)兩種狀態(tài)的顯示。賦值語句，第三位行控制信號，二進制編碼 assign D=hang[3]。//行控制信號 end else begin RCK=0。 endcase if(count==64) begin q=q+1。 R=data[7]。 12 : begin SCK=0。end// 關閉移位寄存器移位控制信號，輸入第五位數(shù)據(jù) 9 :SCK=1。 R=data[3]。 4 :begin SCK=0。end// 關閉移位寄存器移位控制信號，輸入第一位數(shù)據(jù) 1 :SCK=1。 表 為掃描控制模塊端口定義 該模塊是在 QuartusⅡ 軟件中生成的一個底層電路，該模塊實現(xiàn)對三十二位數(shù)據(jù)的移位和數(shù)據(jù)的寄存。 //32 位數(shù)據(jù)發(fā)送控制信號 number=number+1。end //第十五行數(shù)據(jù) 15 : begin data=39。end //第十三行數(shù)據(jù) 13 : begin data=39。end //第十一行數(shù)據(jù) 11 : begin data=39。end //第九行數(shù)據(jù) 9 : begin data=39。end //第七行數(shù)據(jù) 7 : begin data=39。end //第五行數(shù)據(jù) 5 : begin data=39。end //第三行數(shù)據(jù) 3 : begin data=39。end //第一行數(shù)據(jù) 1 : begin data=39。//控制數(shù)據(jù)輸入端 function[31:0] data。 表 數(shù)據(jù)存儲和發(fā)送模塊端口定義 該模塊是在 QuartusⅡ 軟件中生成的一個底層電路圖，模塊實現(xiàn)對三十二位數(shù)據(jù)的儲存和數(shù)據(jù)的發(fā)送。先通過 USB 口與筆記本電腦連接，并且裝上相應的驅動；再通過一個 USB轉 JTGA 口相連接；最后 JTAG 下載口與 FPGA 最小系統(tǒng)開發(fā)板。時序仿真是為了使仿真的結果更能夠接近設計者設計的硬件器件運行結果，并且設計者在做時序仿真，設計者必須對仿真文件中具體的器件做出參數(shù)的設置才能得到測試結果，但由于時序仿真的仿真時間非常長，根據(jù)自己的需要考慮選擇使用。再一次進行編譯，沒有出現(xiàn)錯誤提示表示編譯成功。 （ 2） 程序編譯：由 Verilog 硬件描述語言編寫程序和底層電路圖設計以及波形仿真設計進行編譯。在 QuartusⅡ 軟件上可以進行程序設計、底層電路設計、波形仿真設計等多種，而且可以混合設計。 QuartusⅡ 開發(fā)工具是在 Altera 公司前一代開發(fā)工具 MAX+PLUS Ⅱ 上改進和發(fā)展的產(chǎn)物。 軟件設計思路 總體流程圖，如圖 所示。賦值方式是當一行數(shù)據(jù)輸入后，每移位一個數(shù)據(jù)給一個移位信號，移位三十二次后給一個寄存器寄存控制信號把數(shù)據(jù)寄存。軟件主要部分包括兩個模塊：存儲和發(fā)送數(shù)據(jù)模塊和 LED 顯示屏控制掃描模塊。下載程序后，可保存到 EPROM 中，只要不對其進行擦除，可循環(huán)使用； 50MHz 有源晶振一片：可以供給程序的時鐘輸入；八個貼片發(fā)光二極管，可用于測試程序調試；復位開關：對下載的程序進行清空，但對 EPROM 中的數(shù)據(jù)不能清空；電容，用于電源濾波，穩(wěn)壓。為了能夠更好地設計出 LED 顯示屏掃描控制部分，必須對 FPGA 最小系統(tǒng)開發(fā)板有一定的了解。如果只有一種顏色的燈亮，則把兩只表筆對換； （ 4）把對換的表筆依次在 88 點陣塊所有引腳接觸，看是否有兩種顏色的燈亮。當個綠色發(fā)光二極管的控制引腳低電平，給紅色和綠色共陽的控制引腳高電平，發(fā)光二極管就會發(fā)出綠色的光。通過對使用的芯片的分析，再結合點陣屏內(nèi)部結構，設計出用四塊 88 矩陣塊實現(xiàn) 1616 的點陣屏，如圖 所示。當把共陽的雙基色點陣屏 8 根接共陽一端接一定的高電平，另外十六根管腳給低電平，就 會顯示橙色的。不同的接法對于驅動芯片和設計驅動電路也有不同的要求，所以在制作驅動大型的點陣屏必須知道點陣內(nèi)部的結構。單色有很多種顏色，如紅、綠、黃，藍色等單色。三基色顯示屏可顯示由黑到白的可見光，色彩飛非常豐富。數(shù)據(jù)移完后，給寄存控制信號 RCK 一個高電平把 32 位數(shù)據(jù)進行鎖存，通過 13 腳使能控制信號端接 GND 就 把數(shù)據(jù)并行輸出。 RL 接的是 LED 的引腳 桂林電子科技大學信息科技學院畢業(yè)設計 (論文 )說明書 第 9 頁 共 41 頁 表 兩片 74HC138 芯片結合反相器輸出的 真值表 硬件列驅動控制模塊設計實現(xiàn) 本課題設計使用四片 74HC595 芯片并行輸出 32 位數(shù)據(jù)用于控制 16 列紅燈和 16 列綠燈的亮滅，通過查找相關資料對該芯片的管腳功能進行分析。 VCC Vin RL GND 圖 反相器電路圖 當給 B 極 Vin 輸入端一個高電平，由于三極管的 E 極接 VCC 是的三極管不能導通，當在 E 極和 B 極之間加上一個很大的上拉電阻，通過上拉電阻的作用把 B 極的高電平變?yōu)榈碗娖剑瑥亩沟萌龢O管處于導通狀態(tài)，使得接在 LED 顯示屏上的 C 極輸出低電平。如圖 所示，想要先讓 U21 進行譯碼，給 D 置 0 就可以對其進行譯碼控制。要特別注意個個元器件的管腳的是否對應，確定無誤后才能開始焊接。打孔完后，再一次確定焊孔是否去不都打了沒，確定無誤后才可進行下一步驟。腐蝕完后開始打孔，根據(jù)前面設置好的焊盤大小選用相應的打孔針打孔，在打孔時要注意對準焊盤的中心，不然會把焊盤打沒，這樣會給焊接帶來困難。把打印好的地層 PCB 圖轉印到銅板上，需要高溫轉印機進行轉印 。設置 好線寬后，再設置焊孔的大小，如果焊孔設置的太小，在打孔的時候會把銅邊打沒，焊接就非常困難。 把每一個器件的封裝設定好后，更新 PCB，點擊設計標題欄下的子標題 ， 完成了電路圖 PCB 更新。 圖 為 硬件電路開發(fā)流程。而四塊 74HC595 是通過 9 腳級聯(lián)十四腳實現(xiàn)了 32 位數(shù)據(jù)的輸入。 由于本次使用的點陣屏是雙基色的，所以要用 四個 74HC595 芯片通過級聯(lián)的方式控制十六列紅和十六列綠燈的亮滅，再用兩塊74HC138 芯片級聯(lián)的方式組合成 416 譯碼器對十六行進行控制。從硬件電路的總體設計到個個模塊的實現(xiàn)。同時在傳輸數(shù)據(jù)的時間上也要控制好，利用人眼視覺的惰性調整，讓每一次刷新顯示屏的時間剛好讓人眼感覺不出 LED 顯示屏有間斷性的亮滅。 桂林電子科技大學信息科技學院畢業(yè)設計 (論文 )說明書 第 4 頁 共 41 頁 存 儲 數(shù) 據(jù) 發(fā) 送 軟件控制模塊設計論證 本課題設計使用的是 FPGA 開發(fā)板最小系統(tǒng)，所以使用了編程語言是 Verilog。對于 LED 顯示屏行的控制驅 動芯片可以有很多選擇性 。在制作 LED顯示屏的列驅動芯片一般都使用 74HC595 芯片?？梢圆捎?74HC373 級聯(lián)的方式控制。對于行驅動方式相對比較容易，只要把在 LED 顯示屏的數(shù)據(jù)分時順序送出去，但是其驅動能力就很弱，由于對 LED 顯示屏驅動能力要大，可以在驅動芯片和 LED 顯示屏之間加上三極管或者 CMOS 管來增強其驅動能力。這樣給電路板的設計帶來了很大的方便，同時給調試電路板電路的時候減少了工作量。 本課題設計使用的是雙基色 LED 顯示屏，需要對 LED 顯示屏的行和列進行驅動，而且要選擇使用什么樣的驅動控制方案非常重要。最后，結合 Verilog 語言設計的特點再結合設計的硬件電路的特點在 Quartus Ⅱ 開發(fā) 軟件上編寫 Verilog HDL程序 對LED 顯示屏的軟件設計，設計 LED 顯示屏的掃描控制部分。例如，邏輯單元數(shù)、存儲單元數(shù)等等。首先，對整體設計進行分析；其次對對硬件驅動設計進行理論分析；最后，對軟件驅動設計進行理論的分析。 桂林電子科技大學信息科技學院畢業(yè)設計 (論文 )說明書 第 2 頁 共 41 頁 1 方案論證 本章節(jié)是從理論上分析 LED 顯示屏控制器的方案，包括方案對比、芯片選擇、軟件設計模塊論證。由于本課題設計 使用動態(tài)和靜態(tài)的掃描技術。 根據(jù)對 LED 點陣屏發(fā)光的特性和內(nèi)部結構的組成分析。要想制作出一款彩色顯示屏控制器在性能上有更高的要求，可以從 LED 顯示屏色彩豐富和低功耗著手，使得 LED 顯示的顏色更艷麗，畫面更生動 ，耗能更少。所以，在國內(nèi)外 LED 的發(fā)展前景非常廣闊，正邁向更高耐氣候性、高的發(fā)光密度、高穩(wěn)定性 方向 發(fā)展。這是因為 LED 顯示本身所具有高亮度、低功耗、環(huán)保、可大型化、使用壽命長、性能穩(wěn)定等優(yōu)異的特性。如廣告宣傳、交通信號燈、汽車、教育系統(tǒng)、火車站、證券公司、大型商場等。隨著現(xiàn)代的進步 ， LED 顯示屏在制作工藝有很大的改善，并且在性能上有了很大的進步。 結合 FPGA 開發(fā)板、硬件電路和軟件工程設計，最終實現(xiàn)了對 LED 顯示屏的控制系統(tǒng)的設計。本課題設計的是基于 FPGA的 LED 顯示屏控制器設計，需要選用什么樣的軟件開發(fā)工具，設計 LED 顯示屏的掃描控制程序。 LED 發(fā)展到現(xiàn)在，已 經(jīng)從最初的單色屏發(fā)展到現(xiàn)在的全彩顯示屏，而且隨著 LED 工藝制作技術發(fā)展，從以前的單個 LED 燈到現(xiàn)在的大屏的 LED 顯示屏，從最早的無灰階單色屏靜態(tài)驅動，到現(xiàn)在彩色顯示屏動態(tài)驅動，所以對驅動控制電路有了更高的要求。 編號： 桂林電子科技大學信息科技學院 畢業(yè)設計 (論文 )說明書 題 目： 基于 FPGA 的彩色點陣控制器設計 系 別： 電子工程系 專 業(yè)： 電子信息工程 學生姓名： 學 號： 指導教師： 職 稱： 題目類型： ?理論研究 ?實驗研究 ?工程設計 ?工程技術研究 ?軟件開發(fā) ?應用研究 2020 年 6 月 1 日 摘 要 LED 顯示屏工藝發(fā)展很快，使得 LED 顯示屏有很多優(yōu)異特性。 本課題研究的是當今行業(yè)流行的雙基色 LED 顯示屏驅動控制器技術，以 FPGA 為核心結合顯示屏控制電路驅動點陣屏。本課題設計選用的是 Verilog 語言編寫軟件部分。 關鍵詞： FPGA； 雙基色 LED 顯示屏 ； Verilog 語言 Abstract LED display technology developing rapidly, making the LED display has many excellent properties. Because of its excellent properties, is widely applied in life. For example, mobile phone screen, notebook screen, billboards, digital camera, a big TV and etc are used in the military field, thus gets widely attention. LED development up to now, already from the original monochrome screen development up to now, fullcolor display, and with the development of LED technology of the production process, from the previous single LED lights to the LED display screen now, from the earliest of grayscale monochrome screen static drive, color display dynamic drive till now, so is the higher req