高速pcb設(shè)計指南之二-wenkub.com
2025-06-27 10:26 本頁面
【正文】 通過在信號輸入/輸出和地/參考點之間串入無源濾波器以減少射頻成分，可以不必采用高質(zhì)量屏蔽和相應(yīng)接頭。通常，除同軸電纜外，電纜的屏蔽不應(yīng)用作為信號回路。如果時鐘速率超過1MHz時，就需要更好的屏蔽電纜。為避免這種共模影響，必須使靠近接頭的參考地和PCB上電路的接地層、接地網(wǎng)格或電路參考地隔開，如果可能，這些接地片應(yīng)接到產(chǎn)品的金屬外殼上。如果所用的時鐘速率超過30MHz，就必須要采用多層電路板，在這種情況下，環(huán)氧樹脂的厚度與層數(shù)有關(guān)，在60至300μm之間。最大環(huán)路面積由時鐘速率、邏輯電路類型（=輸出電流）和PCB上同時存在的開關(guān)環(huán)路數(shù)量n決定。τr為電壓的上升時間，約等于電流半寬時間τH。用角頻率表示，環(huán)路的輻射阻抗仍隨頻率平方成正比。 另外采用電源管腳在中間的SO封裝還可得到進一步的改善。對于τr3ns的高速邏輯電路，與去耦電容串聯(lián)的全部電感必須要很低（見表3）。因此，對每個IC采用適當?shù)娜ヱ罘椒ǎ篖choke+。但它仍然會決定IC電源管腳間的電壓波動，表3給出了電源信噪容限為25％時，兩個IC間的傳輸線數(shù)量從3條減少到了1條（見圖3）。大于諧振頻率時，傳輸線的特征阻抗Z0（此時將IC的阻抗看作電源負載）等于：Z0 =（Ltrace/Cdecoupling）的平方根 Rs=這時則需要在盡可能靠近IC管腳的地方加入另外一個小陶瓷電容（100100Pf）,與LF去耦電容并聯(lián)。 圖4：PCB上環(huán)路的輻射 dV/dt 在大于諧振頻率時，電容表現(xiàn)得象個電感，這就意味著di/dt受到了限制。 （三）、IC的去耦 TTL邏輯電路由高電平向低電平轉(zhuǎn)換時，吸收電流會大于電源電流以，在這種情況下，通常將傳輸線定義在Vcc和S之間，而不是VEE和S之間。對兩個（子）電路塊間的每一塊信號路徑，無論是模擬的還是數(shù)字的，都可以用三種傳輸線來表示，如圖1所示，其中阻抗可從表1得到。這就意味著信號回路電流的40％到50％自由地就流向了PCB上其它線路。 圖1：顯示三種特定傳輸線的（數(shù)字）IC之間典型互聯(lián)圖 圖2：IC去耦電路。 設(shè)計成本 設(shè)計之前，可根據(jù)下列條件選擇最經(jīng)濟的PCB形式：對EMC的要求 當傳輸線導(dǎo)體間的距離d小于同其它相鄰導(dǎo)體間的距離時，就能做到更低的耦合，或者更小的串擾（見《電子工程專輯》2000年第1期應(yīng)用指南）。PCB布線對PCB的電磁兼容性影響很大，為了使PCB上的電路正常工作，應(yīng)根據(jù)本文所述的約束條件來優(yōu)化布線以及元器件/接頭和某些IC所用去耦電路的布局 （一）、PCB材料的選擇 ●去耦電容的引線不能過長，特別是高頻旁路電容不能帶引線。配置去耦電容可以抑制因負載變化而產(chǎn)生的噪聲，是印制電路板的可靠性設(shè)計的一種常規(guī)做法，配置原則如下： ●電源輸入端跨接一個10～100uF的電解電容器，如果印制電路板的位置允許，采用100uF以上的電解電容器的抗干擾效果會更好。 （5）在速度能滿足要求的前提下，盡量降低單片機的晶振和選用低速數(shù)字 電路。除減小壓降外，更重要的是降低耦 合噪聲。在較小封裝概念中的這種迅速增長是必須的，它滿足產(chǎn)品開發(fā)商對減小產(chǎn)品尺寸、增加功能并且提高性能的需求。 芯片規(guī)模的ＢＧＡ封裝被許多人看作是新一代手持與便攜式電子產(chǎn)品空間限制的可行答案。雖然使用小型的密間距元件提供布局的靈活性，但是將很復(fù)雜的多層基板報上的元件推得更近，可能犧牲可測試性和修理。通常，阻焊的開口應(yīng)該比焊盤大０．１５ｍｍ（０．００６″）。表面貼裝ＰＣＢ，特別是那些使用密間距元件的，都要求一種低輪廓感光阻焊層。雖然許多工藝工程師寧可阻焊層分開板上所有焊盤特征，但是密間距元件的引腳間隔與焊盤尺寸將要求特殊的考慮。對于密間距元件的焊接，一個受控的裝配工藝取決于一個平整均勻的安裝座。 在所有涂敷和電鍍的選擇中，Ｎｉ／Ａｕ是最萬能的(只要金的厚度低于５μ″)。設(shè)計者與制造工程師必須通過試驗或工藝效率評估仔細地權(quán)衡每一個因素。其他的可能對不是其能力之內(nèi)的成本有一個額外的費用，因為板必須送出去最后加工。當ＳＭＤ要焊接到裝配的主面和第二面的時候，會發(fā)生兩次對回流焊接溫度的暴露。諸如苯并三唑（Ｂｅｎｚｏｔｒｉａｚｏｌｅ）和咪唑（Ｉｍｉｄａｚｏｌｅ）這些有機／氮涂層材料被用來取代上面所描述的合金表面涂層，可從幾個渠道購買到，不同的商標名稱。溫度沖擊可能導(dǎo)致基板結(jié)構(gòu)的脫層、損壞電鍍孔和可能影響長期可靠性的缺陷?！ ∮嘘P(guān)金的合金與焊接工藝的一句話忠告：如果金涂層厚度超過０．８μｍ（３μ″），那么金對錫／鉛比率可能引起最終焊接點的脆弱。為了保證平整度，許多公司在銅箔上使用鎳合金，接著一層很薄的金合金涂層，來去掉氧化物。該工藝是，電鍍的板經(jīng)過清洗、上助焊劑和浸入熔化的焊錫中，當合金還是液體狀態(tài)的時候，多余的材料被吹離表面，留下合金覆蓋的表面。例如，ＴＡＢ(ｔａｂｌｅ ａｕｔｏｍａｔｅｄ ｂｏｎｄ)元件可能具有小于０．２５ｍｍ的引腳間距。銅導(dǎo)體用環(huán)氧樹脂或聚合物阻焊層涂蓋，以防止對焊接有關(guān)工藝的暴露。選擇性地去掉銅箔的減去法化學腐蝕繼續(xù)在ＰＣＢ工業(yè)廣泛使用?！ ≈劣谠阱a膏印刷模板夾具上提供的基準點，一些系統(tǒng)檢測模板的定面，而另一些則檢測底面。該點必須沒有阻焊層，以保證攝相機可以快速識別。在組合板的每一個裝配單元內(nèi)也必須提供局部基準點目標，以幫助自動元件貼裝。 裝配工藝效率所要求的特征 為了采納對密間距表面貼裝元件(ＳＭＤ)的模板的精確定位，要求一些視覺或攝像機幫助的對中方法。較大的球與焊盤的直徑可能限制較高Ｉ／Ｏ元件的電路布線。雖然較大間距的ＢＧＡ將接納電路走線的焊盤之間的間隔，較高Ｉ／Ｏ的元件將依靠電鍍旁路孔來將電路走到次表面層。對要求間隔小于所推薦值的應(yīng)用，咨詢印制板供應(yīng)商。在最后確定焊盤排列與幾何形狀之前，參考ＩＰＣ－ＳＭ－７８２第１４．０節(jié)或制造商的規(guī)格。這種結(jié)構(gòu)在工業(yè)中有最廣泛的認同，因為其建立的基礎(chǔ)結(jié)構(gòu)和無比的可靠性。依順材料的獨特結(jié)合使元件能夠忍受極端惡劣的環(huán)境。例如，那些使用剛性內(nèi)插器(ｉｎｔｅｒｐｏｓｅｒ)結(jié)構(gòu)的、由陶瓷或有機基板制造的不能緊密地配合硅芯片的外形。將許多多余的電源和接地觸點分布到矩陣的周圍，這樣將提供對排列矩陣的有限滲透?！ ?０．５０ｍｍ的接觸點排列間隔是ＪＥＤＥＣ推薦最小的。下面的例子代表為將來的標準考慮的一些其它變量。雖然排列必須保持對整個封裝外形的對稱，但是各元件制造商允許在某區(qū)域內(nèi)減少接觸點的位置。該矩陣元件的總的外形規(guī)格允許很大的靈活性，如引腳間隔、接觸點矩陣布局與構(gòu)造。取決于制造ＢＧＡ所選擇材料的物理特性，可能要使用到倒裝芯片或引線接合技術(shù)。芯片模塊“面朝上”的結(jié)構(gòu)通常是當供應(yīng)商正在使用ＣＯＢ（ｃｈｉｐ－ｏｎ－ｂｏａｒｄ）（內(nèi)插器）技術(shù)時才采用的。塑料與陶瓷ＢＧＡ元件具有相對廣泛的接觸間距（１．５０，１．２７和１．００ｍｍ），而相對而言，芯片規(guī)模的ＢＧＡ柵格間距為０．５０，０．６０和０．８０ｍｍ。這些極限允許判斷焊盤通過／不通過的
環(huán)評公示相關(guān)推薦
鄂ICP備17016276號-1