基于fpga出租車(chē)計(jì)費(fèi)系統(tǒng)的設(shè)計(jì)-wenkub.com
2025-06-24 17:41 本頁(yè)面
【正文】 感謝我的父母長(zhǎng)期以來(lái)對(duì)我的教育的支持，還有朋友們的無(wú)私幫助。與之相比，EDA技術(shù)使用硬件描述語(yǔ)言的形式，大大縮短了開(kāi)發(fā)的周期，而且Verilog HDL語(yǔ)言和C語(yǔ)言極其相似，方便人們學(xué)習(xí)和使用。在Quartus II ，即可自動(dòng)下載該文件。b1111。b1000:begin out=j。b0100:begin out=i。b0010:begin out=h。b0001:begin out=g。b100。b101。b010。b011。b000。b001。 通過(guò)switch切換顯示時(shí)間和車(chē)費(fèi)，就是在這里實(shí)現(xiàn)的，只要控制正確的輸出，就可以控制顯示。利用視覺(jué)延遲效應(yīng)，采用動(dòng)態(tài)掃描電路，同時(shí)用switch健切換顯示，一般情況下不需要看到當(dāng)前時(shí)刻，乘客只關(guān)心當(dāng)前車(chē)費(fèi)，所以去掉了四個(gè)LED數(shù)碼管，節(jié)約了硬件和能源，將低碳的理念帶入工程設(shè)計(jì)。 end end endendalways(negedge reset or posedge meter)begin feeout_jiao=cout1+cout2+cout3+cout4。 end end else if(get10km) begin if(get3km) if(fee2==66)//3元/km begin fee2=0。 end end end else//時(shí)間在早上5點(diǎn)到晚上23點(diǎn)的正常時(shí)段按照如下標(biāo)準(zhǔn)計(jì)費(fèi) begin if(~get10km) begin if(get3km) if(fee1==100)//2元/km begin fee1=0。 end end else if(get10km) begin if(get3km) if(fee4==51)// begin fee4=0。b00100100||hour==0||hour==1||hour==2||hour==3||hour==4)//時(shí)間在晚上23點(diǎn)到早上5點(diǎn)的深夜時(shí)段按照如下標(biāo)準(zhǔn)計(jì)費(fèi) begin if(~get10km) begin if(get3km) if(fee3==77)//77為計(jì)算得出， begin fee3=0。 cout3=0。 fee3=0。 下圖是本設(shè)計(jì)中關(guān)鍵部分之一，該模塊主要是通過(guò)時(shí)刻和出租車(chē)所行駛的路程來(lái)確定當(dāng)前每公里的費(fèi)用，該模塊輸出只有一個(gè)，是費(fèi)用每產(chǎn)生1角錢(qián)，就產(chǎn)生一個(gè)脈沖。 endend在Quartus II ：如圖LED數(shù)碼管上應(yīng)為顯示000001，表示00:00:01時(shí)刻。 endend 刷新頻率為600Hz，遠(yuǎn)大于24Hz，這樣人眼將完全不會(huì)感覺(jué)到閃爍，關(guān)鍵程序如下：always(posedge clk) //begin if(count_24==55) begin q_24hz= 1。 ，程序如下：always(posedge clk)// begin if(count_1==32767) begin q_1hz= 1。通電初始時(shí)間為000000(小時(shí)，分鐘，秒之間應(yīng)該有“：”，但由于LED管數(shù)量不夠所以省略了“：”)，要調(diào)整時(shí)間的話(huà)，可以通過(guò)兩個(gè)專(zhuān)門(mén)設(shè)計(jì)的按鍵(add1hor 和add1min)手動(dòng)調(diào)節(jié)時(shí)間，要是想要重置時(shí)間，可以通過(guò)rsttime按鍵。當(dāng)?shù)谝婚_(kāi)啟時(shí)時(shí)鐘為000000，就要用到add1min和add1hor調(diào)節(jié)時(shí)間，使其正確顯示當(dāng)前時(shí)間。由于計(jì)費(fèi)形式只有記程模式，也就是說(shuō)費(fèi)用只和出租車(chē)行駛的里程有關(guān)，不考慮在堵車(chē)或者等紅燈的浪費(fèi)的時(shí)間所帶來(lái)的對(duì)司機(jī)的損失，所以?xún)H對(duì)計(jì)程脈沖計(jì)數(shù)，這個(gè)脈沖進(jìn)入計(jì)費(fèi)部分，由計(jì)費(fèi)部分計(jì)算得出結(jié)果后，實(shí)時(shí)顯示當(dāng)前費(fèi)用。為了進(jìn)一步完善系統(tǒng)功能還設(shè)計(jì)了rsttime時(shí)間復(fù)位、rstfee計(jì)費(fèi)復(fù)位和開(kāi)始、add1min手動(dòng)調(diào)節(jié)時(shí)鐘（分加1）、add1hor手動(dòng)調(diào)節(jié)時(shí)鐘（時(shí)加1）控制按健。c) 夜間11點(diǎn)到早上5點(diǎn)，起步費(fèi)為13元，超過(guò)10公里。記錄計(jì)程脈沖的個(gè)數(shù)可以記錄行使里程。四 下載驗(yàn)證1． 分配管腳 點(diǎn)擊下圖中的Assignment Editor按鈕出現(xiàn)下圖并分配管腳2. 編譯然后保存，在編譯一次，點(diǎn)擊右圖中的編譯按鈕最后編譯成功彈出提示：3. 下載(1) 下載連接：先將USB Blaster下載線的一頭接到PC的USB接口USB Blaster如右圖 再按如有圖按鈕出現(xiàn)對(duì)話(huà)框并點(diǎn)擊Hardware Setup：(2) 將USB Blaster下載線一頭與PC連接，另一頭插到JTAG口(3) FPGA實(shí)驗(yàn)板上接5V電源(4) 通過(guò)JTAG口把芯片的配置信息下載到FPGA芯片內(nèi)，掉電后配置信息丟失。調(diào)節(jié)輸入波形3. 仿真在主工具欄Setting菜單中，點(diǎn)擊Simulation文件欄后的按鈕。如圖所示：二 編譯1. 按主工具欄上的編譯按鈕即開(kāi)始編譯：QuartusII 下面的Message窗口會(huì)顯示一些編譯信息，最后編譯成功提示：2. 創(chuàng)建元件模塊 執(zhí)行File→Create/Update→Creat Symbol files for current file,建立該文件的元件符號(hào)，可被其它模塊調(diào)用。2. 建立頂層圖執(zhí)行File→New，彈出新建文件對(duì)話(huà)框：選擇Block Diagram Schematic File按OK 即建立以個(gè)空的頂層圖，缺省名為，如下圖：原理圖輸入工具欄3. 添加邏輯元件(Symbol)雙擊頂層圖圖紙的空白處，彈出添加元件的對(duì)話(huà)框，在Libraries里尋找需要的邏輯元件，如果知道邏輯元件的名稱(chēng)的話(huà)，也可以直接在Name一欄敲入名字，右邊的預(yù)覽圖即可顯示元件的外觀，按OK后鼠標(biāo)旁邊即拖著一個(gè)元件符號(hào)，在圖紙上點(diǎn)擊左鍵，元件即安放在圖紙上。一 設(shè)計(jì)文檔的輸入1. 建立工程一個(gè)設(shè)計(jì)對(duì)應(yīng)一個(gè)工程項(xiàng)目文件，該工程項(xiàng)目下可包含多個(gè)設(shè)計(jì)模塊文件。 Quartus II 、Linux以及Unix上使用，除了可以使用Tcl腳本完成設(shè)計(jì)流程外，提供了完善的用戶(hù)圖形界面設(shè)計(jì)方式。這個(gè)過(guò)程類(lèi)似軟件開(kāi)發(fā)里的編譯，在類(lèi)似QII這樣的集成環(huán)境里面
規(guī)章制度相關(guān)推薦
鄂ICP備17016276號(hào)-1