【正文】 AR0=1/2 size of circ buffer 　MVDD *AR3+，*AR2+ 　 MVDD *AR3，*AR2+ 　 MAR *AR3+0Bbit_rev_end: 　NOP 　 RET 。Real input data 256→plex data 512data_move: 　 STM d_input_addr，AR3 。存放FFT后的值 .space 256*16Temp .word 0h//////////////////////////////////////////////////////////////////////////////////////////////////////////////////////////// .textbit_rev: 。的值 .word 30273，12540，32138，6393，32610，3212 。為了碼位倒置結(jié)果正確而設(shè)的一段空間d_input_addr 。Clockout=50MHz LD 0h，DP 。Here AR7→fft_data，others is free NOP CALL fft_task NOP CALL power NOPmain_start: B main_start .end///////////////////////////////////////////////////////////////////////////////////////////////////////////////////////////初始化CPUstack_size .set 200hK_FFT_SIZE .set 256 .textc54x_init: 。無(wú)論千言萬(wàn)語(yǔ)都表達(dá)不盡對(duì)你們的謝意，真誠(chéng)地謝謝你們對(duì)我的關(guān)心和幫助。從課題的選擇到項(xiàng)目的最終完成，郭老師都始終給予我細(xì)心的指導(dǎo)和不懈的支持，在此謹(jǐn)向郭老師致以誠(chéng)摯的謝意和崇高的敬意。參考文獻(xiàn)[1] 曾國(guó)良，丁宗豪．頻譜分析和DSP頻譜分析儀[J]．電視技術(shù)，1994，5(3):2527．[2] 杜治蕓，王?。贒SP的數(shù)據(jù)采集和頻譜分析系統(tǒng)設(shè)計(jì)[J]．山西電子技術(shù)（應(yīng)用實(shí)踐），2010，3(1):1015．[3] 魏鳳英．頻譜分析儀的原理、維修以及發(fā)展趨勢(shì)[J]．電磁場(chǎng)與微波,2006，36(6):3941.[4] 卜紅霞，胡永杰，齊炎炎，等．基于DSP的頻譜分析系統(tǒng)的設(shè)計(jì)與實(shí)現(xiàn)[J]．微計(jì)算機(jī)信息，2008，24(7):208209，256．[5] 劉鋒．頻譜分析儀中DSP結(jié)構(gòu)分析[D]．中山大學(xué)研究生學(xué)刊，2006，27(4):100107．[6] Hen Geul Yeh．Parallel Implementation of the Fast Fourier Transform on Two TMS320C25 Digital Signal Processors[J]．IEEE Trans on Industrial Electronics，1994，41(1):132135．[7] 房雪蓮．頻譜分析儀的應(yīng)用及測(cè)試技巧[J]．有線電視技術(shù)（施工測(cè)量），2006，5(5):2829．[8] 聶祥飛．基于MATLAB的線性法功率譜估計(jì)仿真[D]．重慶三峽學(xué)院學(xué)報(bào)（自然科學(xué)版），2001，5(36):1013.[9] 楊太，張榮龍，袁曉華．隨機(jī)信號(hào)功率譜估計(jì)[J]．新技術(shù)，2001，3(5):58．[10] 班萬(wàn)榮．頻譜分析儀的原理和發(fā)展[J]．現(xiàn)代電子技術(shù)（電子技術(shù)應(yīng)用），2005，26(7):3638．[11] 國(guó)外頻譜分析儀發(fā)展概況[J]．電子測(cè)量技術(shù)，1997，8(7):1118．[12] 王貴．基于DSP的頻譜分析儀的設(shè)計(jì)[D]．華南師范大學(xué)學(xué)報(bào)（自然科學(xué)版），2009，8(9):38．[13] Texas Instruments Incorporated，TMS320C54x DSP Reference Set，Volume 1：CPU and Peripherals．2001:156219．[14] 趙紅怡．DSP技術(shù)與應(yīng)用實(shí)例[M]．北京：電子工業(yè)出版社，2003．[15] 葉青，黃明，宋鵬．TMS320C54x DSP應(yīng)用技術(shù)教程[M]．北京：機(jī)械工業(yè)出版社，．[16] 陳純鍇，陳義平，李靜輝，閆占偉．TMS320C54X DSP原理、編程及應(yīng)用[M]．北京：清華大學(xué)出版社，2012．[17] 王金龍，任國(guó)春．DSP設(shè)計(jì)與實(shí)驗(yàn)教程[M]．北京：機(jī)械出版社，2007．[18] 彭廣書．?dāng)?shù)字信號(hào)處理理論、算法與實(shí)現(xiàn)[M].北京：清華大學(xué)出版社，1998．[19] 紀(jì)震，鐘錦春，強(qiáng)樂(lè)．DSP系統(tǒng)入門與實(shí)踐[M]．北京：電子工業(yè)出版社，．[20] 樊國(guó)梁，白鳳山．基于DSP的頻譜分析儀設(shè)計(jì)[D]．內(nèi)蒙古大學(xué)學(xué)報(bào)（自然科學(xué)版），2006，5(5):2029．[21] 樊國(guó)梁．基于DSP的頻譜分析儀設(shè)計(jì)[D]．內(nèi)蒙：內(nèi)蒙古大學(xué)，2005，3(8):1218．[22] 鄭紅，吳冠．TMS320C54X DSP應(yīng)用系統(tǒng)設(shè)計(jì)[M]．北京：航空航天大學(xué)出版社，2002．致 謝在東北電力大學(xué)的四年學(xué)習(xí)和生活很快就要過(guò)去了，在此期間，我的文化水平，科研能力都得到進(jìn)一步提高，為人處事能力也得到了鍛煉。而且可以在研究頻譜分析的基礎(chǔ)上進(jìn)一步擴(kuò)展外圍設(shè)備，例如添加鍵控單元，可以完成單片機(jī)控制功能；也可以添加計(jì)算機(jī)串口通信接口，完成在該設(shè)計(jì)的基礎(chǔ)上實(shí)現(xiàn)人機(jī)對(duì)話等?？梢詫TDX理解為一個(gè)時(shí)分復(fù)用的全雙工數(shù)據(jù)通信管道，在這個(gè)過(guò)程中，計(jì)算機(jī)被稱為主機(jī)，DSP芯片被稱為目標(biāo)機(jī)。DSP/BIOS API具有程序跟蹤、性能監(jiān)視和文件流等實(shí)時(shí)分析功能。2） CCS集成開發(fā)環(huán)境（IDE）CCS集成開發(fā)環(huán)境（IDE）允許編輯C語(yǔ)言源程序和匯編語(yǔ)言源程序，還可以在C語(yǔ)句后面顯示匯編指令來(lái)查看C源程序。圖52 TMS320C54X軟件開發(fā)流程運(yùn)行支持庫(kù)（run_time_support libraries）：它包括C編譯器所支持的ANSI標(biāo)準(zhǔn)運(yùn)行支持函數(shù)、編譯器公共程序函數(shù)、浮點(diǎn)運(yùn)算函數(shù)和C編譯器支持的I/O函數(shù)。歸檔器（Archiver）：允許把一組文件收集到一個(gè)歸檔文件中。C編譯器（C Compiler）：產(chǎn)生匯編語(yǔ)言源代碼。CCS有兩種工作模式：第一種是軟件模擬器模式，即脫離DSP，在PC上模擬DSP的指令集和工作機(jī)制，主要用于前期算法實(shí)現(xiàn)和調(diào)試；第二種是硬件在線編程模式，即實(shí)時(shí)運(yùn)行在DSP上，與硬件開發(fā)板相結(jié)合在線編程和調(diào)試應(yīng)用程序。CCS集成開發(fā)環(huán)境是目前使用最為廣泛的DSP開發(fā)軟件之一，所有TI公司的DSP都可以在該環(huán)境里進(jìn)行開發(fā)。 高位地址A0~AA16~A19經(jīng)過(guò)譯碼器和IS、PS、DS組成FLASH、SDRAM、ADC、DAC、UART、CAN模塊的片選信號(hào)，用來(lái)分配地址，另外的地址用X0~X3擴(kuò)展出來(lái)，以備他用；信號(hào)組成主機(jī)（PC）和DSP的HPI口通信邏輯關(guān)系；兩個(gè)JK觸發(fā)器和并口信號(hào)用來(lái)分配HPI接口，IOSTRB、MSTRB、R/W組成FLASH、SDRAM、ADC、DAC、UART、CAN模塊的讀寫信號(hào)，用來(lái)控制這些模塊的輸入輸出。圖48 時(shí)序圖TLV5617A通過(guò)和CPU串行連接把CPU中處理的數(shù)據(jù)串行讀出，并顯示在示波器上，具體的與DSP連接原理圖如圖49。串行接口與TMS3SPIE、QSPI和Microwire串行兼容。輸出信號(hào)D0~D9和CPU相連接。具體的設(shè)計(jì)圖如0~2V模擬信號(hào)輸入的原理圖。AD9201集成輸入緩存放大器來(lái)驅(qū)動(dòng)輸入模擬信號(hào)的轉(zhuǎn)換，每個(gè)A/D轉(zhuǎn)換器都有它自己的輸出鎖存器，當(dāng)輸入時(shí)鐘信號(hào)上升沿來(lái)臨，鎖存器將會(huì)得到更新。單10位數(shù)字輸出總線 AD9201模數(shù)轉(zhuǎn)換器的輸出隔行到一個(gè)單一的輸出總線節(jié)省電路板空間和數(shù)字引腳數(shù)。AD9201是一款雙通道的10bit，采樣率為20MHz的CMOS ADC，還集成了兩個(gè)輸入緩沖放大器，一個(gè)內(nèi)部電壓參考和多路數(shù)字輸出緩沖器。圖44是JTAG 14針接口上的信號(hào)定義。 JTAG接口20世紀(jì)70年代末，由于電子技術(shù)的發(fā)展，PC的密度增加，芯片封裝變小，傳統(tǒng)測(cè)試的局限性日益顯現(xiàn)。對(duì)于復(fù)位電路的設(shè)計(jì)，一方面應(yīng)確保復(fù)位的低電平時(shí)間足夠長(zhǎng)（一般需要20ms以上），保證DSP可靠復(fù)位；另一方面應(yīng)確保電路具有良好的穩(wěn)定性，防止DSP誤復(fù)位。CE、OE、WE和存儲(chǔ)器空間分配由邏輯單元譯碼產(chǎn)生分配情況見(jiàn)表41，由DSP的存儲(chǔ)器映射關(guān)系（見(jiàn)圖22，23）可知當(dāng)DROM=0時(shí)，對(duì)于映射到0x0000 0x7FFF的數(shù)據(jù)區(qū)用戶只能使用0x4000 0x7FFF。字范圍內(nèi)的數(shù)據(jù)（*16）出現(xiàn)在DQ15 DQ0；字節(jié)寬度（*8）數(shù)據(jù)顯示關(guān)于DQ7 DQ0。當(dāng)在高電平時(shí)，IS61C6416處在待機(jī)模式，功耗將減低；在低電平時(shí)，CMOS處在輸入狀態(tài)。其中晶體振蕩器的頻率為10MHz，因?yàn)門MS320VC5402的工作頻率為100MHz，采用倍頻系數(shù)為10的時(shí)鐘模式。因此，供給各個(gè)器件。2） 系統(tǒng)至少擴(kuò)充一定數(shù)量的FLASH，以便升級(jí)存儲(chǔ)執(zhí)行代碼和存儲(chǔ)關(guān)鍵數(shù)據(jù)防止掉電丟失。FFT的基本過(guò)程主要由碼位倒置、產(chǎn)生三角因子、蝶形運(yùn)算和計(jì)算功率譜等組成，主要部分程序詳見(jiàn)附錄II?？梢缘玫接?jì)算方程 （321） （322）完成點(diǎn)的DFT計(jì)算需要log級(jí)迭代運(yùn)算，那么計(jì)算256個(gè)點(diǎn)的DFT就要8級(jí)迭代運(yùn)算。在編程時(shí)，正、余弦函數(shù)產(chǎn)生的方法一般有兩種：一種是在每一步直接產(chǎn)生，另一種是在程序開始前預(yù)先計(jì)算出，將=0，1，…，這個(gè)獨(dú)立的值存于數(shù)組中，等效于建立了一個(gè)正、余弦函數(shù)“表”，在程序執(zhí)行時(shí)可直接查“表”得到。 1，3，5，7對(duì)每一組再按奇、偶分開，這時(shí)應(yīng)將每一組按自然順序排列，故抽取后得到四組，每組序號(hào)為 0，4 166。圖33 8點(diǎn)基2 DIT FFT信號(hào)流圖 實(shí)數(shù)序列的FFT實(shí)際應(yīng)用中，通常輸入的序列是實(shí)數(shù)，計(jì)算實(shí)數(shù)序列的FFT可以采用復(fù)數(shù)算法，只要將虛部置零即可，考慮到FFT的對(duì)稱性，可以將實(shí)數(shù)序列組成復(fù)數(shù)序列然后進(jìn)行復(fù)數(shù)FFT，然后再將計(jì)算結(jié)果分解成實(shí)數(shù)。計(jì)算k=N/2~N1的X(k)可利用得： (317)同理，進(jìn)一步可得N/4點(diǎn)的FFT，重復(fù)抽取即可得2點(diǎn)FFT。離散信號(hào)的傅里葉變換表示為： =，=0,1,2，… （312）其中=，稱為蝶形因子，式（312）就是N點(diǎn)DFT，運(yùn)算量為N次乘法和N次加法。通常輸入的序列為復(fù)數(shù)，利用對(duì)稱性組合可以對(duì)實(shí)數(shù)實(shí)現(xiàn)更高效的DFT變換。5VTTL/CMOS電路的輸出信號(hào)要經(jīng)過(guò)電平轉(zhuǎn)換后才能送給TMS320VC5402，否則可能損壞TMS320VC5402。 TMS320C54x片內(nèi)外設(shè)簡(jiǎn)介TMS320C54x擁有完善的片內(nèi)外設(shè)，可完成豐富的功能，組成如下：通用I/O引腳、定時(shí)器、時(shí)鐘發(fā)生器、主機(jī)接口（HPI）、串行口、軟件可編程等待狀態(tài)發(fā)生器、可編程塊切換邏輯、直接存儲(chǔ)器訪問(wèn)控制器。當(dāng)累加器中的值超過(guò)32位時(shí)，指數(shù)為負(fù)值。它主要用于完成定點(diǎn)數(shù)轉(zhuǎn)換為浮點(diǎn)數(shù)的歸一化和標(biāo)準(zhǔn)化處理，該硬件為定點(diǎn)DSP進(jìn)行浮點(diǎn)操作提供了方便。圖26 乘法器/加法器單元功能框圖 比較、選擇和存儲(chǔ)單元（CSSU）在數(shù)據(jù)通信、模式識(shí)別等領(lǐng)域，往往要利用到Viterbi（維特比）算法。桶形移位寄存器的輸出連到ALU或經(jīng)過(guò)MSW/LSW（最高有效字/最低有效字）寫選擇單元至EB總線。 桶形移位寄存器TMS320C54x CPU內(nèi)部有一個(gè)40位的桶形移位器，主要用于累加器或數(shù)據(jù)區(qū)操作數(shù)的定標(biāo)。算術(shù)邏輯運(yùn)算單元（ALU）算術(shù)邏輯單元（ALU）可以實(shí)現(xiàn)加/減法運(yùn)算、邏輯運(yùn)算等大部分算術(shù)和邏輯功能，且大多數(shù)算術(shù)邏輯運(yùn)算指令都是單周期指令。訪問(wèn)I/O是對(duì)I/O映射的外部器件進(jìn)行訪問(wèn)，而不是訪問(wèn)存儲(chǔ)器。I/O存儲(chǔ)器除程序存儲(chǔ)器空間和數(shù)據(jù)存儲(chǔ)器空間外，C54x系列器件還提供了I/O存儲(chǔ)器空間，利用I/O空間可以擴(kuò)展外部存儲(chǔ)器。這就很容易將中斷向量表從引導(dǎo)ROM中移出來(lái)，然后再根據(jù)存儲(chǔ)器圖安排。TMS320VC5402存儲(chǔ)器分配圖和擴(kuò)展程序存儲(chǔ)器分配圖分別如圖22，23所示。 TMS320C54x的存儲(chǔ)器分配 存儲(chǔ)器空間TMS320C54x的總存儲(chǔ)空間為192K字，由3個(gè)獨(dú)立的可選擇空間組成：64K字程序空間、64K字?jǐn)?shù)據(jù)空間、64K字I/O空間。片內(nèi)有4條程序/數(shù)據(jù)總線、4條地址總線，其功能如下：1條程序總線（PB）程序總線（PB）傳送由程序存儲(chǔ)器取出的指令操作代碼和立即操作數(shù)。圖21 TMS320VC5402 DSP內(nèi)部結(jié)構(gòu)圖 TMS320VC5402的主要特性其主要特點(diǎn)有：