【正文】 他無(wú)論在理論上還是在實(shí)踐中，都給與我很大的幫助，使我得到不少的提高這對(duì)于我以后的工作和學(xué)習(xí)都有一種巨大的幫助，感謝他耐心的輔導(dǎo)。在我的十幾年求學(xué)歷程里，離不開(kāi)父母的鼓勵(lì)和支持，是他們辛勤的勞作，無(wú)私的付出，為我創(chuàng)造良好的學(xué)習(xí)條件，我才能順利完成完成學(xué)業(yè)，感激他們一直以來(lái)對(duì)我的撫養(yǎng)與培育。回首四年，取得了些許成績(jī)，生活中有快樂(lè)也有艱辛。另外，我還要感謝大學(xué)四年和我一起走過(guò)的同學(xué)朋友對(duì)我的關(guān)心與支持，與他們一起學(xué)習(xí)、生活，讓我在大學(xué)期間生活的很充實(shí)，給我留下了很多難忘的回憶。郭謙功老師淵博的知識(shí)、嚴(yán)謹(jǐn)?shù)淖黠L(fēng)和誨人不倦的態(tài)度給我留下了深刻的印象。經(jīng)過(guò)這次畢業(yè)設(shè)計(jì)，我的能力有了很大的提高，比如操作能力、分析問(wèn)題的能力、合作精神、嚴(yán)謹(jǐn)?shù)墓ぷ髯黠L(fēng)等方方面面都有很大的進(jìn)步。作者簽名: 二〇一〇年九月二十日致 謝時(shí)間飛逝，大學(xué)的學(xué)習(xí)生活很快就要過(guò)去，在這四年的學(xué)習(xí)生活中，收獲了很多，而這些成績(jī)的取得是和一直關(guān)心幫助我的人分不開(kāi)的。作者簽名: 二〇一〇年九月二十日盡我所知，除文中已經(jīng)注明引用的內(nèi)容外，本設(shè)計(jì)（論文）不含任何其他個(gè)人或集體已經(jīng)發(fā)表或撰寫(xiě)過(guò)的作品成果。對(duì)本文的研究做出重要貢獻(xiàn)的個(gè)人和集體，均已在文中以明確方式注明并表示感謝。end process。139。 if counter=101000then counter=000000。 in_counter=not in_counter。139。 odd_bit=not odd_bit。then tem_register(0)=39。 if in_counter=39。 else tem_register(5)=39。 elsif counter=100111 then if odd_bit=39。039。 數(shù)據(jù)同步字產(chǎn)生 end if。 if ss=39。)then if in_en=39。039。039。 counter=000000。 奇偶校檢信號(hào)BeginDate_out=tem_register(5)。Signal counter:std_logic_vector(5 downto 0)。 編碼信元輸入端 Date_out:out std_logic。 復(fù)位信號(hào) clk :in std_logic。USE 。 end if。 end loop。)then if(sl=39。beginq=tmpreg(15)。 datain:in std_logic_vector(15 downto 0)。use 。是他們對(duì)我今后的學(xué)習(xí)和工作產(chǎn)生積極的影響。她治學(xué)嚴(yán)謹(jǐn)，每當(dāng)我遇到難題的時(shí)候，老師都會(huì)將她的建議毫無(wú)保留的傳授給我。四年的學(xué)習(xí)生活，它給了我很多難忘的回憶。1553B協(xié)議數(shù)據(jù)的曼碼編碼器也因此漸顯其重要性。FPGA是我們的一門(mén)專(zhuān)業(yè)選修課，本人學(xué)習(xí)這門(mén)課程也才半年的時(shí)間，但是在本次畢業(yè)設(shè)計(jì)中學(xué)到了很多知識(shí)。上圖中兩個(gè)時(shí)鐘周期為一個(gè)比特，上跳變?yōu)椤?’，下跳變?yōu)椤?’。從15位數(shù)據(jù)線到0位它的輸入為1101001110100110。generate function simulation netlist按鈕。編譯完成后，然后開(kāi)始新建波形文件。 encode模塊Symbol p_to_s模塊Symbol雙擊原理框圖文件的空白處，在彈出的Symbol對(duì)話框的Name文本框中輸入INPUT，單擊OK按鈕退出Symbol對(duì)話框，在適當(dāng)位置放置INPUT模塊，使用同樣的方法再加入一個(gè)INPUT和OUTPUT模塊。選擇File→New命令或是單擊新建圖標(biāo)，在彈出的New對(duì)話框中選擇Block Diagram/Schematic File選項(xiàng)，單擊OK按鈕，圖略。 從上面分析可以看出設(shè)計(jì)出曼徹斯特編碼器滿(mǎn)足曼徹斯特編碼的要求。前面3位為同步字頭，111000為同步字頭。下一步就是開(kāi)始編譯。從圖中q端的結(jié)果可以讀出q的輸出信號(hào)為1101001110100110，所以并串轉(zhuǎn)換器滿(mǎn)足并串轉(zhuǎn)換的要求。q為十六位串行數(shù)據(jù)的輸出端，q端高電平為39。generate function simulation netlist按鈕。這波形文件的端口都已經(jīng)添加進(jìn)去了。Quartus II提供的波形文件為Vector Waveform File，即VWF。下一步就是開(kāi)始編譯，在編譯前要在project navigator 框中點(diǎn)擊p_to_s的右鍵set as toplevel Entity。新建完工程文件后，就建立并串轉(zhuǎn)換模塊。 在quartusⅡ中生成相應(yīng)的曼徹斯特編碼器模塊。 end if。039。 counter=counter+39。 else tem_register(0) = bit_temp。039。 bit_temp=39。then if date_in=39。 奇偶校檢的產(chǎn)生 end if。then tem_register(5)=39。139。139。 then tem_register=111000。 then if counter=000000 then en_out=39。event and clk =39。039。039。039。Signal bit_temp: std_logic。 編碼信元輸出端end encode。 同步選擇信號(hào) In_en: in std_logic。USE 。判斷din 下降沿 上升沿1的個(gè)數(shù)奇數(shù)偶數(shù) 下降沿 上升沿否判斷結(jié)束是結(jié)束 曼徹斯特編碼流程上述的流程圖中ss為同步選擇信號(hào)，din為數(shù)據(jù)輸入信號(hào)。判斷ss 命令同步 數(shù)據(jù)同步39。 開(kāi)始39。端口有時(shí)鐘信號(hào)、并串轉(zhuǎn)換使能信號(hào)、16位并行數(shù)據(jù)輸入端和一位串行數(shù)據(jù)輸出端。 end if。 end loop。)then if(sl=39。beginq=tmpreg(15)。 datain:in std_logic_vector(15 downto 0)。use 。 FPGA系統(tǒng) 并行數(shù)據(jù)輸入系統(tǒng)數(shù)據(jù)輸出端曼徹斯特編 碼并串轉(zhuǎn)換模 塊 系統(tǒng)原理框圖5 系統(tǒng)模塊設(shè)計(jì) 并串轉(zhuǎn)換器的設(shè)計(jì)串并轉(zhuǎn)換主要工作是將16位并行數(shù)據(jù)轉(zhuǎn)換為曼徹斯特能夠編碼的串行數(shù)據(jù)。數(shù)據(jù)位輸入結(jié)束后，編碼器將對(duì)輸入的數(shù)據(jù)信元進(jìn)行奇偶校檢，如果在輸入的數(shù)據(jù)信元中“1”的個(gè)數(shù)為奇數(shù)，編碼器輸出一個(gè)上跳變電平，反之若數(shù)據(jù)信元中“1”的個(gè)數(shù)為偶數(shù)則輸出一個(gè)下跳變電平。3. 對(duì)串行數(shù)據(jù)進(jìn)行曼徹斯特碼編碼，再加上同步頭和奇偶效驗(yàn)位。但每一個(gè)碼元都被調(diào)成兩個(gè)電平，所以數(shù)據(jù)傳輸速率只有調(diào)制速率的1/2。 曼徹斯特編碼電平跳變的規(guī)則是：低電平的中間時(shí)刻跳變表示‘0’，用高電平中間時(shí)刻的跳變表示‘1’。 曼徹斯特編碼原理 曼徹斯特編碼，也叫做相位編碼(PE)，是一個(gè)同步時(shí)鐘編碼技術(shù)，被物理層使用來(lái)編碼一個(gè)同步位流的時(shí)鐘和數(shù)據(jù)。BC通過(guò)驗(yàn)收RT回答的狀態(tài)字來(lái)檢驗(yàn)傳輸是否成功并做后續(xù)的操作。狀態(tài)字只能由RT發(fā)出，它的內(nèi)容代表RT對(duì)BC發(fā)出的有效命令的反饋。在這三種類(lèi)型的字中，命令字位于每條消息的起始部分，其內(nèi)容規(guī)定了該次傳輸?shù)木唧w要求。每條消息最長(zhǎng)由32個(gè)字組成，所有的字分為三類(lèi):命令字、數(shù)據(jù)字和狀態(tài)字。為了將該標(biāo)準(zhǔn)僅僅應(yīng)用于空軍系統(tǒng)，1980年美國(guó)空軍曾經(jīng)對(duì)1553B標(biāo)準(zhǔn)的應(yīng)用選擇實(shí)施了諸多限制，但是工業(yè)界卻普遍認(rèn)為這樣的做法大大低估了1553B的應(yīng)用能力，它應(yīng)該擁有更廣泛的使用權(quán)限。美國(guó)政府軍事部門(mén)經(jīng)過(guò)三年的修訂，于1973年8月公布了MILSTD1553，這個(gè)內(nèi)部標(biāo)準(zhǔn)的第一個(gè)使用者就是F16戰(zhàn)斗機(jī)。本次設(shè)計(jì)主要是在quartusⅡ軟件中進(jìn)行功能仿真驗(yàn)證。功能仿真驗(yàn)證電路功能是否符合設(shè)計(jì)要求；時(shí)序仿真包含了延時(shí)信息，能較好反映芯片的工作情況。下面我們來(lái)看看FPGA的設(shè)計(jì)流程，Quartus II環(huán)境下的FPGA設(shè)計(jì)過(guò)程主要包括5個(gè)步驟：●設(shè)計(jì)輸入 運(yùn)用電路原理圖輸入、HDL文本輸入等方式，表達(dá)設(shè)計(jì)思想，指定所用HIGA器件的型號(hào)，分配其外部管腳。當(dāng)然在一些實(shí)力較為雄厚的單位，它也被用來(lái)設(shè)計(jì)ASIC。VHDL語(yǔ)言是一種用于電路設(shè)計(jì)的高級(jí)語(yǔ)言。此后VHDL在電子設(shè)計(jì)領(lǐng)域得到了廣泛的認(rèn)可，并逐步取代了原有的非標(biāo)準(zhǔn)的硬件描述語(yǔ)言。一、VHDL語(yǔ)言的發(fā)展歷史 本次畢業(yè)設(shè)計(jì)就是應(yīng)用VHDL語(yǔ)言，是一種用于數(shù)字電路設(shè)計(jì)的高級(jí)語(yǔ)言。這種設(shè)計(jì)方法首先從系統(tǒng)設(shè)計(jì)入手，在頂層進(jìn)行功能方框圖的劃分和結(jié)構(gòu)設(shè)計(jì)，在圖表級(jí)進(jìn)行仿真、糾錯(cuò)，并用硬件描述語(yǔ)言對(duì)高層次的系統(tǒng)行為進(jìn)行描述，在系統(tǒng)級(jí)進(jìn)行驗(yàn)證。當(dāng)需要修改FPGA功能時(shí)，只需換一片EPROM即可。用戶(hù)可以根據(jù)不同的配置模式，采用不同的編程方式。 ，功耗低，可以與CMOS、TTL電平兼容。FPGA的基本特點(diǎn)主要有： ，用戶(hù)不需要投片生產(chǎn)，就能得到合用的芯片。 PI IOB FPGA的基本結(jié)構(gòu) 目前以硬件描述語(yǔ)言（Verilog或VHDL）所完成的電路設(shè)計(jì)，可以經(jīng)過(guò)簡(jiǎn)單的綜合與布局，快速的燒錄至 FPGA 上進(jìn)行測(cè)試，是現(xiàn)代 IC 設(shè)計(jì)驗(yàn)證的技術(shù)主流。將通過(guò)實(shí)例具體介紹基于Quartus II的VHDL文本輸入流程，包括設(shè)計(jì)的輸入、綜合、適配、仿真測(cè)試和編程下載等。數(shù)據(jù)位輸入結(jié)束后，編碼器將對(duì)輸入的數(shù)據(jù)信元進(jìn)行奇偶校檢，如果在輸入的數(shù)據(jù)信元中“1”的個(gè)數(shù)為奇數(shù)，編碼器輸出一個(gè)上升沿，反之若數(shù)據(jù)信元中“1”的個(gè)數(shù)為偶數(shù)則輸出一個(gè)下降沿。技術(shù)上采用FPGA作為硬件平臺(tái)，為了使FPGA器件能順利完成曼碼的編碼任務(wù)，它應(yīng)該包括這樣幾個(gè)部分：并串轉(zhuǎn)換器的主要工作是將16位由前端輸入的并行數(shù)據(jù)轉(zhuǎn)換為曼徹斯特能夠編碼的串行數(shù)據(jù)。本文的主要工作就是研究1553B曼徹斯特碼編碼器的設(shè)計(jì)及實(shí)現(xiàn)。但是，由于該標(biāo)準(zhǔn)的核心技術(shù)為歐美公司所壟斷。在飛機(jī)制造中，航空電子系統(tǒng)是其中重要的組成部分，而航空電子系統(tǒng)中數(shù)據(jù)總線是關(guān)鍵技術(shù)之一。本次論文的設(shè)計(jì)主要著重于該協(xié)議總線接口內(nèi)部的曼徹斯特碼編碼器，作為總線接口的重要組成部分，曼徹斯特編碼器擔(dān)負(fù)著碼型編寫(xiě)、奇偶校驗(yàn)等重要任務(wù)，使數(shù)據(jù)能夠以1553B所定義的標(biāo)準(zhǔn)形式在數(shù)據(jù)總線中進(jìn)行傳輸。本文首先對(duì)FPGA和曼徹斯特編碼相關(guān)原理進(jìn)行概述，尤其是航空數(shù)據(jù)總線MILSTD1553B。我國(guó)政府高度重視航空航天產(chǎn)業(yè)發(fā)展，“十二五”期間將進(jìn)一步加大政府支持力度，促進(jìn)航空航天產(chǎn)業(yè)快速發(fā)展。本人完全意識(shí)到本聲明的法律后果由本人承擔(dān)。Ⅳ 、主 要參考資料：[1].[M].北京:電子工業(yè)出版社，2009.[2].潘松，[M].北京:科學(xué)出版社，2008.[3]. II的FPGA/CPLD設(shè)計(jì)[M].北京:電子工業(yè)出版社，2006.[4].楊凱. MILSTD1553B總線曼徹斯特碼編碼器的設(shè)計(jì)與實(shí)現(xiàn)[D].四川大學(xué)，2006.[5].唐劍，王勇. MILSTD1553B總線曼徹斯特碼編碼器的CPLD實(shí)現(xiàn)[J].技術(shù)與市場(chǎng)，2008，2.[6].石紅梅，劉泳. 采用FPGA實(shí)現(xiàn)1553B總線接口專(zhuān)用芯片設(shè)計(jì)[C]. 第十三屆全國(guó)遙測(cè)遙控技術(shù)年會(huì)論文，2004.[7].解傳軍，王海濱. 基于FPGA的航空總線協(xié)議接口設(shè)計(jì)[J]. 電子設(shè)計(jì)工程，2009，5.[8].[J].世界電子元器件，2005，10. 信息工程 系 電子信息工程 專(zhuān)業(yè)類(lèi) 0782052 班學(xué)生（簽名）： 填寫(xiě)日期： 2010 年 11 月 20 日指導(dǎo)教師（簽名）： 助理指導(dǎo)教師(并指出所負(fù)責(zé)的部分)： 系主任（簽名）：附注:任務(wù)書(shū)應(yīng)該附在已完成的畢業(yè)設(shè)計(jì)說(shuō)明書(shū)首頁(yè)。第 8周第14周: 熟悉FPGA編程，使用VHDL語(yǔ)言完成曼徹斯特編碼器的設(shè)計(jì)。1553B總